



Nuvoton 1T 8051-内核微控制器

N76E003

规格书

目 录

1. 概述	6
2. 特性	7
3. 功能方块图.....	10
4. 管脚配置	11
5. 内存架构	15
5.1 程序内存.....	15
5.2 数据内存.....	16
5.3 片上XRAM	18
5.4 非易失性数据存储	19
6. 特殊功能寄存器(SFR).....	20
6.1 所有SFR介绍	25
7. I/O 端口结构及工作模式	83
7.1 准双向模式	83
7.2 推挽模式.....	84
7.3 输入高阻模式	85
7.4 开漏模式.....	85
7.5 读-修改-写 指令	85
7.6 管脚控制寄存器	86
7.6.1 输入输出数据控制	86
7.6.2 输出模式控制.....	87
7.6.3 输入类型	89
7.6.4 输出斜率控制.....	91
8. 定时器/计数器 0和1	93
8.1 模式0（13位定时器）	96
8.2 模式1（16位定时器）	97
8.3 模式2（8位自动重载定时器）	97
8.4 模式3（两组独立8位定时器）	98
9. 定时器2及输入捕获.....	100
9.1 自动重载功能模式.....	103
9.2 比较功能模式	104
9.3 输入捕获功能模块	105
10. 定时器 3.....	110
11. 看门狗定时 (WDT).....	112
11.1 超时复位定时器	114
11.2 通用定时器	115
12. 自唤醒定时器 (WKT)	117
13. 串口控制器 (UART)	119
13.1 模式 0.....	124
13.2 模式 1.....	124
13.3 模式 2.....	125
13.4 模式 3.....	126
13.5 波特率	127
13.6 帧错误检测	128

13.7 多机通讯.....	128
13.8 自动地址识别	129
14. 串行外围总线 (SPI).....	133
14.1 功能描述.....	133
14.2 操作模式.....	138
14.2.1 主机模式.....	138
14.2.2 从机模式.....	138
14.3 时钟格式和数据传输.....	139
14.4 从机选择引脚SS配置	141
14.5 模式故障侦测	141
14.6 写冲突错误	142
14.7 移出错误.....	142
14.8 SPI 中断.....	143
15. I²C 总线.....	144
15.1 功能描述.....	144
15.1.1 开始和停止条件	145
15.1.2 7位地址数据格式	145
15.1.3 应答ACK.....	146
15.1.4 仲裁	147
15.2 I ² C控制寄存器	148
15.3 工作模式.....	150
15.3.1 主机发送模式.....	151
15.3.2 主机接收模式.....	153
15.3.3 从机接收模式.....	154
15.3.4 从机发送模式.....	155
15.3.5 广播呼叫模式.....	156
15.3.6 各状态码表述.....	157
15.4 I ² C 中断服务程序典型结构范例.....	158
15.5 I ² C 超时溢出.....	161
15.6 I ² C 中断	162
16. 管脚中断	163
17. 脉冲宽度调制 (PWM)	166
17.1 功能描述.....	166
17.1.1 脉冲宽度调制发生器.....	166
17.1.2 PWM 类型	175
17.1.3 工作模式.....	177
17.1.4 输出掩码控制.....	180
17.1.5 故障刹车.....	181
17.1.6 极性控制.....	182
17.2 PWM 中断.....	183
18. 12-位模数转换- (ADC)	185
18.1 功能描述.....	185
18.1.1 ADC 工作方式	185
18.1.2 外部触发ADC	186

18.1.3 ADC 转换结果比较器	187
18.2 ADC控制寄存器	188
19. 时效访问保护 (TA)	192
20. 中断系统	194
20.1 中断概念	194
20.2 中断使能	194
20.3 中断优先级	196
20.4 中断服务	201
20.5 中断延迟	201
20.6 外部中断	202
21. 在应用编程 (IAP)	203
21.1 IAP 命令	207
21.2 IAP 用户指南	208
21.3 使用flash存储器作为数据存储	208
21.4 在线系统编程 (ISP)	210
22. 电源管理	215
22.1 空闲模式	215
22.2 掉电模式	216
23. 时钟系统	217
23.1 系统时钟源	217
23.1.1 内部振荡器	217
23.2 系统时钟切换	218
23.3 系统时钟除频	219
23.4 系统时钟输出	220
24. 电源监控	221
24.1 上电复位(POR)	221
24.2 欠压检测(BOD)	221
25. 复位	226
25.1 上电复位	226
25.2 欠压复位	226
25.3 外部复位	227
25.4 硬件故障复位	228
25.5 看门狗定时器复位	228
25.6 软件复位	228
25.7 启动选择	229
25.8 复位状态	230
26. 辅助功能	231
26.1 双 DPTR	231
26.2 96位序列号(UID)	232
27. 片上调试 (OCD)	233
27.1 功能描述	233
27.2 OCD限制条件	233

28. 配置字.....	235
29. 在线电路编程 (ICP)	239
30. 指令集.....	240
31. 电气特性	244
31.1 绝对最大额定值	244
31.2 D.C. 电气特性	244
31.3 AC电气特性.....	246
31.4 模拟电路电气特性	248
31.5 ESD 电气特性	249
31.6 EFT 电气特性.....	249
31.7 Flash内存 DC 电气特性	249
32. 封装信息	251
32.1 20脚 TSSOP 4.4X6.5mm.....	251
32.2 20脚 QFN 3.0X3.0mm	252
33. 版本信息	253

1. 概述

N76E003为带有flash的增强型8位8051内核微控制器（1T工作模式），指令集与标准的80C51完全兼容并具备更高效能。

N76E003内嵌18K的Flash存储区，通常称作APROM，用于存放用户程序代码。该Flash存储区支持在应用编程（IAP）功能，即可通过片内固件更新程序代码。IAP功能同时提供用户可自行配置程序区域或数据存储区。IAP功能可以对数据存储区进行读写操作，同时读数据也可以通过MOVC指令来实现。N76E003有一个额外的存储区称作LDR0M，该区域通常存放用于执行在系统编程（ISP）的引导代码（boot code），LDR0M的大小最多可配置到4K字节。为了方便烧写和校验，整个flash区域支持并行烧录和ICP烧录。可通过加密位对Flash加密，保障程序代码无法被读出。

N76E003提供丰富的特殊功能模块，包括：256字节SRAM，768字节XRAM。最多可达18个标准管脚。两组标准16位定时器/计数器：定时器0及1，一组带有3路管脚输入捕获模式的16位定时器：定时器2，一组看门狗定时器（WDT），一组自唤醒定时器（WKT），一组带自动重装载功能，可用于产生标准波特率的定时器：定时器3。两组标准串行口（UART），这两组串行口具有帧错误侦测及自动地址识别功能。一组SPI，一组I²C，6通道增强型PWM输出，8路12位ADC。上述功能对应产生18个中断源，具有4级中断优先级配置。

N76E003支持3组时钟源输入，所有时钟源支持软件切换立即生效功能（on-the-fly）。3组时钟源包括：外部时钟，10kHz内部RC振荡时钟和一个出厂时已校准到室温下精度达±1%的16MHz内部高速时钟。N76E003提供额外的电源监控管理模块，例如上电复位和4级低电压检测，该模块用于保障芯片在上电及掉电时系统稳定工作。

N76E003可运行在两种低功耗模式—空闲模式和掉电模式，可通过软件选择运行在哪种模式。空闲模式时，芯片主时钟关闭，但部分功能模块仍然运行。掉电模式下芯片全部时钟关闭确保芯片功耗达到最低。在正常工作模式下，也可选择主时钟除频方式工作，确保在功耗和性能之间灵活运用。高效能、丰富的功能模块及配置，N76E003可灵活用于各种应用场合，家电产品，甚至是马达控制等高端需求控制系统。

2. 特性

- CPU:
 - 全静态8位1T 8051内核CMOS微控制器.
 - 指令集全兼容MCS-51.
 - 4级优先级中断配置.
 - 双数据指针(DPTRs)
- 工作条件:
 - 宽电压工作范围2.4V至5.5V.
 - 宽工作频率最高至16MHz.
 - 工业级工作温度 -40°C 至 +105°C.
- 存储器:
 - 最高至18K字节APROM用户程序代码区.
 - 可配置4K/3K/2K/1K/0K字节LDROM引导代码区, 用户可灵活配置用途.
 - 所有FLASH区域分隔为128字节一页.
 - 内建IAP编程功能.
 - 代码加密功能.
 - 256字节片内直接存取RAM.
 - 额外768字节片内间接存取RAM(XRAM)通过MOVX指令读写.
- 时钟源:
 - 16 MHz高速内部振荡器, 电源5.0V条件下 $\pm 1\%$ 精度等级. 全工作条件范围 $\pm 2\%$ 精度等级.
 - 10 kHz低速内部振荡器.
 - 支持外部时钟输入.
 - 支持系统时钟即时软件切换(On-the-fly)功能.
 - 支持软件配置时钟除频最高至1/512.
- 功能:
 - 多达17个标准通用管脚, 另外还有1个只能做输入的管脚. 所有输出管脚可通过软件配置两种输出斜率(slew rate)

- 标准外部中断脚 $\overline{\text{INT0}}$ 及 $\overline{\text{INT1}}$
- 两组16位定时器/计数器0和1，与标准8051兼容
- 一组16位定时器2带有3路输入捕获功能，9个输入管脚可供选择
- 一组16位自动重装载功能定时器3，可用于配置串行口UART的波特率
- 一组16位PWM计数中断
- 一组看门狗(WDT)，由内部10 kHz独立时钟作为时钟源
- 一组自唤醒功能定时器(WKT)，用于低功耗模式下自主唤醒
- 两组全双工串口，带有帧错误检测及自动地址辨识功能。UART0的TXD及RXD脚可通过软件更换管脚位置
- 一组SPI总线，当系统时钟是16 MHz时，主机模式及从机模式最高传输速率皆可达到8 Mbps
- 一组I²C总线，主机模式及从机模式最高传输速率皆可达到400 kbps
- 三对，6通道脉宽调制器(PWM)，10个输出管脚可以选择，16位分辨率，带有不同的工作模式和故障刹车(Fault Brake)功能
- 最多可配置8通道管脚中断功能，所有的I/O端口都支持此功能，可通过软件配置边沿或电平触发
- 一组12位ADC，最高380ksps采样率，硬件启动及比较转换结果更易控制马达功能
- 电源管理模块：
 - 两种省电模式：空闲模式及掉电模式
- 电源监控：
 - 欠压检测(BOD)用于侦测系统供电低电压，4级电压选择，可配置中断或复位响应
 - 上电复位(POR)
- 强效ESD及EFT能力
- 开发工具：
 - 基于 KEILTM 开发环境的新唐片上调试(OCD仿真)
 - 新唐在电路编程 (ICP编程)
 - 新唐在系统编程 (ISP编程)，通过UART烧写芯片

- 编号及封装:

编号	APROM	LDROM	封装
N76E003AT20	18K 字节与LDROM 共享	最大 4K 字节	TSSOP 20
N76E003AQ20	18K 字节与LDROM 共享	最大 4K 字节	QFN 20

3. 功能方块图

图 3-1 显示N76E003所有功能模块及外接端口配置




图 3-1. 功能方块图

4. 管脚配置




图 4-1. TSSOP-20 封装管脚配置




图 4-2. QFN -20 封装管脚配置

管脚编号		符号	功能描述 ^[1]
TSSOP20	QFN20		
9	5	VDD	电源: 电源正端
7	3	GND	电源地: 电源负端
16	12	P0.0/PWM3/IC3/MOSI/T1	P0.0: 端口0管脚0
			PWM3: PWM 输出通道3
			MOSI: SPI 主机输出/从机输入脚
			IC3: 定时器输入捕获通道3
			T1: 定时器/计数器1, 外部计数输入脚或翻转输出脚
17	13	P0.1/PWM4/IC4/MISO	P0.1: 端口0管脚1
			PWM4: PWM 输出通道4
			IC4: 定时器输入捕获通道4
			MISO: SPI 主机输入/从机输出脚
18	14	P0.2/ICPCK/OCDCK/RXD_1/[SCL]	P0.2: 端口0管脚2
			ICPCK: ICP编程时钟输入脚.
			OCDCK: OCD仿真时钟输入脚
			RXD_1: 串口1数据输入脚
19	15	P0.3/PWM5/IC5/AIN6	[SCL] ^[3] : I ² C 时钟脚
			P0.3: 端口0管脚3
			PWM5: PWM 输出通道5
			IC5: 定时器输入捕获通道5
20	16	P0.4/AIN5/STADC/PWM3/IC3	AIN6: ADC输入通道6
			P0.4: 端口0管脚4
			AIN5: ADC输入通道5
			STADC: 外部启动ADC触发脚
			PWM3: PWM 输出通道3
1	20	P0.5/PWM2/IC6/T0/AIN4	IC3: 定时器输入捕获通道3
			P0.5: 端口0管脚5
			PWM2: PWM 输出通道2
			IC6: 定时器输入捕获通道6
2	19	P0.6/TXD/AIN3	T0: 定时器/计数器0, 外部计数输入脚或翻转输出脚
			P0.6: 端口0管脚6
			TXD ^[2] : 串口0数据发送脚
3	1	P0.7/RXD/AIN2	AIN3: ADC 输入通道3
			P0.7: 端口0管脚7
15	7	P1.0/PWM2/IC2/SPCLK	AIN2: ADC 输入通道2
			P1.0: 端口1管脚0
			PWM2: PWM 输出通道2
			IC2: 定时器输入捕获通道2
14	8	P1.1/PWM1/IC1/AIN7/CLO	SPCLK: SPI 时钟脚
			P1.1: 端口1管脚1
			PWM1: PWM 输出通道1
			IC1: 定时器输入捕获通道1
13	9	P1.2/PWM0/IC0	AIN7: ADC 输入通道7
			CLO: 系统时钟输出脚
			P1.2: 端口1管脚2

管脚编号		符号	功能描述 ^[1]
TSSOP20	QFN20		
			PWM0: PWM 输出通道0 IC0: 定时器输入捕获通道0
12	11	P1.3/SCL/[STADC]	P1.3: 端口1管脚3 SCL: I ² C 时钟脚 [STADC] ^[4] : 外部启动ADC触发脚
11	10	P1.4/SDA/FB/PWM1	P1.4: 端口1管脚4 SDA: I ² C 数据脚 FB: 故障刹车输入脚 PWM1: PWM 输出通道1
10	6	P1.5/PWM5/IC7/SS	P1.5: 端口1管脚5 PWM5: PWM 输出通道5 IC7: 定时器输入捕获通道7 SS: SPI 从机选择输入脚
8	4	P1.6/ICPDA/OCDDA/TXD_1/[SDA]	P1.6: 端口1管脚6 ICPDA: ICP 编程数据输入输出脚 OCDAT: OCD仿真数据输入输出脚 TXD_1: 串口1数据发送脚 [SDA] ^[3] : I ² C 数据脚
6	2	P1.7/INT1/AIN0	P1.7: 端口1管脚7 INT1: 外部中断1输入 AIN0: ADC 输入通道0
4	18	P2.0/RST	P2.0: 端口2管脚0, RPD (CONFIG0.2) 配置为0时可用 RST: RST 复位脚为施密特触发输入, 用以外部复位信号复位芯片。RST 内部带上拉电阻, 外部只需接下拉电容, 即可稳定工作。
5	17	P3.0/INT0/OSCIN/AIN1	P3.0: 端口3管脚0, 使用内部晶振时可用 INT0: 外部中断0输入 XIN: 使用 ECLK 模式, XIN 为外部时钟输入脚。 AIN1: ADC 输入通道1

[1] 所有管脚都可以配置为外部中断输入脚, 该功能未列入管脚描述列表。详见[章节16. 管脚中断](#)

[2] UART0的 TXD 及 RXD 管脚可通过配置寄存器UART0PX (AUXR1.2)交换位置

[3] [I2C]备用功能重分配选项, I2C管脚可通过配置寄存器 I2CPX (I2CON.0)转换位置

[4] [STADC] 备用功能重分配选项。STADC 引脚可通过配置寄存器STADCPX(ADCCON1.6)转换位置

[5] PIOx 寄存器决定哪一个管脚是PWM或GPIO功能

5. 内存架构

标准的基于80C51微控制器将内存分成两个不同的部分，编程内存和数据内存。编程内存用来存储指令代码。而数据内存用来存储编程执行过程中的数据或变量。

数据内存占用的地址空间独立于编程内存。在N76E003中，有256字节内部RAM。对于需要更多内部RAM的许多应用，N76E003提供另外片上768字节RAM，叫做XRAM，通过MOVX指令访问。

整个嵌入的FLASH，作为编程内存的功能，被分成三块。应用ROM（APROM）通常存储用户代码，加载ROM（LDROM）通常存储启动代码，CONFIG字节作用于硬件初始化。事实上，APROM和LDROM功能相似，但是大小不一样，每一块由一页一页组成，每页大小是128字节。FLASH控制单元支持擦除、编程和读模式。使用外部烧写器是通过指定的I/O口烧写，在应用编程（IAP）或在系统编程（ISP）都可以执行这些模式。

5.1 程序内存

程序内存存储用于执行的编程代码，如[图 5-1](#)所示。在任何复位之后CPU从地址0000H开始执行。

关于服务中断，中断服务向量位置（叫做中断向量）位于编程内存。每一个中断被分配一个固定的编程内存地址。中断引起CPU跳到中断服务子程序（ISR）开始执行的地方。例如外部中断0被分配到地址0003H。如果外部中断0被使用，它的服务子程序应该从地址0003H开始。如果中断不使用，该地址可以作为通用的编程内存。

中断服务向量位置间隔为八个字节：0003H用于外部中断0，000BH用于定时器0，0013H用于外部中断1，001BH用于定时器1等。如果一个中断服务子程序足够短，可以完整地放在这8个字节间隔中。而长的中断服务程序需要用JMP指令跳过后面的中断地址，如果此中断地址有被其它中断使用。

N76E003提供两个内部编程内存块APROM和LDROM。虽然它们都和标准8051编程内存一样，但是根据它们ROM的大小不一样，扮演着不同的角色。N76E003的APROM可以最大到18K字节。用户代码通常放在这里面。CPU从APROM获取指令来执行。MOVC指令也可以从这个区域读取。

另外单独的编程块叫做LDROM，它的功能通常是存储启动代码用于ISP。它可以更新APROM空间和CONFIG字节。APROM中的代码也可以重新编程LDROM。APROM和LDROM关于ISP的细节和配置位设置，请看[章节 21.4 “在线系统编程 \(ISP\)”](#)。注意APROM和LDROM是硬件独立模块，因此如果CPU从LDROM启动，CPU会自动重映射PC指针0000H到LDROM开始的地址。因此CPU认为LDROM是单独的编程内存且所有中断向量独立于APROM。

CONFIG1

7	6	5	4	3	2	1	0
-	-	-	-	-	LDSIZE[2:0]		
-	-	-	-	-	读/写		

出厂默认值: 1111 1111b

位	名称	描述
2:0	LDSIZE[2:0]	LDROM 容量选择 111 = 无 LDROM. APROM 为 18K 字节. 110 = LDROM 为 1K 字节. APROM 为 17K 字节. 101 = LDROM 为 2K 字节. APROM 为 16K 字节. 100 = LDROM 为 3K 字节. APROM 为 15K 字节. 0xx = LDROM 为 4K 字节. APROM 为 14K 字节.




图 5-1. N76E003 程序内存分配图

5.2 数据内存

图 5-2 所示 N76E003 中可用内部数据内存。内部数据内存占用一个独立于编程内存的地址空间。内部数据内存可以分割成三块。分别是 RAM 的低 128 字节，RAM 的高 128 字节，和 SFR 空间的 128 字节。内部数据内存的地址是 8 位的宽度，可用于 256 字节的地址空间。直接寻址高于 7FH 的地址会访问特殊功能寄存器（SFR）空间，间接寻址高于 7FH 的地址会访问 RAM 的高 128 字节。虽然 SFR 地址空间和 RAM 高 128 字节共享相同的逻辑地址 80H 到 FFH，事实上他们是物理独立的实体。区别于 RAM 的高 128 字节直接寻址仅可以访问 SFR。SFR 空间中的 16 个地址既可以字节寻址也可以位寻址。这些位寻址的 SFR 分布在地址以 0H 或 8H 结尾的地方。

内部RAM的低128字节在所有的80C51设备上都存在。最低的32字节作为通用寄存器分成四组8个寄存器，程序指令称呼这些寄存器为R0到R7。程序状态字(PSW[3:4])的两个位RS0 和 RS1用于选择哪一个寄存器组会被使用。这使代码空间更有效率，因为寄存器指令比其他直接寻址的指令更短。接下来的16个字节(字节地址 20H 到 2FH)是可位寻址的内存空间(位地址 00H 到 7FH)的一部分。80C51指令集包括各种的单位指令。这个域的128个位可以通过这些指令直接寻址。该域的位地址从00H 到 7FH。

直接或间接寻址都可以访问低128字节空间。但是访问高128字节空间必须采用间接寻址。

对于整个256字节的内部RAM，另外一个应用是用于堆栈。这个区域通过堆栈指针(SP)来选择，SP存储的是栈顶的地址。当CALL、JMP或中断被调用，返回的地址就存在堆栈里面。没有限制堆栈从RAM的什么地方开始。默认情况下，在复位后堆栈指针为07H。用户可以改变该地址为任何值。SP会指向最后使用的值。因此SP会增加，然后地址保存到堆栈中。相反的，当堆栈的内容出栈，SP会递减。




图 5-2. 数据内存分配图




图 5-3. 内部 256 字节 RAM 地址

5.3 片上XRAM

N76E003提供额外的片上768字节附加的RAM 叫做XRAM来扩大RAM的空间。它占用地址空间从00H到FFH。这768字节的XRAM通过调用外部指令MOVX @DPTR 或 MOVX @Ri. (看下面示例代码)间接访问。注意堆栈指针不能位于XRAM的任何区域。

XRAM 读写汇编范例:

```

MOV    R0,#23H                ;write #5AH to XRAM with address @23H
MOV    A,#5AH
MOVX   @R0,A
MOV    R1,#23H                ;read from XRAM with address @23H
MOVX   A,@R1
MOV    DPTR,#0023H           ;write #5BH to XRAM with address @0023H
MOV    A,#5BH
MOVX   @DPTR,A
MOV    DPTR,#0023H           ;read from XRAM with address @0023H
MOVX   A,@DPTR
    
```

5.4 非易失性数据存储

通过使用IAP，APROM或LDROM任何页都可以用来作为非可变数据存储，IAP的细节，详见 [章节21.在应用编程\(IAP\)](#)

6. 特殊功能寄存器(SFR)

N76E003用特殊功能寄存器（SFRs）来控制或监视外设和其它模块。SFRs 位于地址80到FFH地址空间，仅可以通过直接寻址访问。那些地址以0H或8H结尾的 SFRs 是可以位寻址的。当用户需要修改某一位而不改变其他位的情况下，位寻址是非常有用的。其它所有的 SFRs 仅可以字节寻址。N76E003包含标准8051中出现的所有SFRs，然而一些额外的 SFRs 也包含在内。因此在原始8051中一些没有使用的字节被给予了新的功能。SFRs 如下所列：

为了在地址0x80 到 0xFF之间提供多于128字节的SFRs，补充了SFR页。默认情况下，所有SFR访问目标都是SFR页0。在设备初始化过程中位于SFR页1的地址可能需要去访问。寄存器SFRS用来切换SFR页地址。注意这个寄存器是有TA写保护的，大部分可用的SFRs都在SFR页0和页1中。

SFRS – SFR 页选择 (TA 保护)

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	SFRPAGE
-	-	-	-	-	-	-	读/写

地址：91H

复位值：0000 0000b

位	名称	描述
0	SFRPAGE	SFR 页选择 0 = 指令访问 SFR 页 0. 1 = 指令访问 SFR 页 1.

切换 SFR 页的例程：

```

MOV    TA, #0AAH           ;switch to SFR page 1
MOV    TA, #55H
ORL    SFRS, #01H

MOV    TA, #0AAH           ;switch to SFR page 0
MOV    TA, #55H
ANL    SFRS, #0FEH
    
```

表 6-1 SFR 内存分布

SFR Page	Addr	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F
0 1	F8	SCON_1	PDTEN	PDTCNT	PMEN	PMD	-	EIP1 -	EIPH1 -
0 1	F0	B	CAPCON3	CAPCON4	SPCR SPCR2	SPSR	SPDR -	AINDIDS -	EIPH -
0 1	E8	ADCCON0	PICON	PINEN	PIPEN	PIF	C2L	C2H	EIP -
0 1	E0	ACC	ADCCON1	ADCCON2	ADCDLY	C0L	C0H	C1L	C1H
0 1	D8	PWMCON0	PWMPL	PWM0L	PWM1L	PWM2L	PWM3L	PIOCON0	PWMCON1
0 1	D0	PSW	PWMPH	PWM0H	PWM1H	PWM2H	PWM3H	PNP	FBD
0 1	C8	T2CON	T2MOD	RCMP2L	RCMP2H	TL2 PWM4L	TH2 PWM5L	ADCMPPL	ADCMPH
0 1	C0	I2CON	I2ADDR	ADCRL	ADCRH	T3CON PWM4H	RL3 PWM5H	RH3 PIOCON1	TA
0 1	B8	IP	SADEN	SADEN_1	SADDR_1	I2DAT	I2STAT	I2CLK	I2TOC
0 1	B0	P3	P0M1 P0S	P0M2 P0SR	P1M1 P1S	P1M2 P1SR	P2S	-	IPH PWMINTC
0 1	A8	IE	SADDR	WDCON	BODCON1	P3M1 P3S	P3M2 P3SR	IAPFD	IAPCN
0 1	A0	P2	-	AUXR1	BODCON0	IAPTRG	IAPUEN	IAPAL	IAPAH
0 1	98	SCON	SBUF	SBUF_1	EIE	EIE1	-	-	CHPCON
0 1	90	P1	SFRS	CAPCON0	CAPCON1	CAPCON2	CKDIV	CKSWT	CKEN
0 1	88	TCON	TMOD	TL0	TL1	TH0	TH1	CKCON	WKCON
0 1	80	P0	SP	DPL	DPH	-	-	RWK	PCON

SFR空间中没有占用的地址用‘-’标记，保留将来使用。访问这些地址会有不可预知的影响，请避免这种情况。

表 6-2SFR 定义及复位值

符号	定义	地址 (页)	MSB							LSB ^[1]			复位值 ^[2]
EIPH1	扩展中断优先级高位1	FFH/(0)	-	-	-	-	-	-	PWKTH	PT3H	PSH_1	0000 0000b	
EIP1	扩展中断优先级1	FEH/(0)	-	-	-	-	-	-	PWKTH	PT3	PS_1	0000 0000b	
PMD	PWM 掩码数据	FCH	-	-	PMD5	PMD4	PMD3	PMD2	PMD1	PMD0	0000 0000b		
PMEN	PWM 掩码使能	FBH	-	-	PMEN5	PMEN4	PMEN3	PMEN2	PMEN1	PMEN0	0000 0000b		
PDTCNT ^[4]	PWM 死区时间计数	FAH	PDTCNT[7:0]										0000 0000b
PDTEN ^[4]	PWM 死区时间使能位	F9H	-	-	-	-	-	-	PDT45EN	PDT23EN	PDT01EN	0000 0000b	
SCON_1	串口1控制寄存器	F8H	(FF) SM0_1/ FE_1	(FE) SM1_1	(FD) SM2_1	(FC) REN_1	(FB) TB8_1	(FA) RB8_1	(F9) TL_1	(F8) RI_1	0000 0000b		
EIPH	扩展中断优先级高位	F7H	PT2H	PSPIH	PFBH	PWDTH	PPWMH	PCAPH	PIIH	PI2CH	0000 0000b		
AINDIDS	ADC数字输入功能关闭	F6H	P11DIDS	P03DIDS	P04DIDS	P05DIDS	P06DIDS	P07DIDS	P30DIDS	P17DIDS	0000 0000b		
SPDR	SPI 数据寄存器	F5H(0)	SPDR[7:0]										0000 0000b
SPSR	SPI 状态寄存器	F4H	SPIF	WCOL	SPIOVF	MODF	DISMODF	-	-	-	0000 0000b		
SPCR	SPI 控制寄存器	F3H(0)	SSOE	SPIEN	LSBFE	MSTR	CPOL	CPHA	SPR[1:0]		0000 0000b		
SPCR2	SPI 控制寄存器 2	F3H(1)	-	-	-	-	-	-	SPIS[1:0]		0000 0000b		
CAPCON4	输入捕获控制寄存器4	F2H	-	-	-	-	-	CAP23	CAP22	CAP21	CAP20	0000 0000b	
CAPCON3	输入捕获控制寄存器3	F1H	CAP13	CAP12	CAP11	CAP10	CAP03	CAP02	CAP01	CAP00	0000 0000b		
B	B 寄存器	F0H	(F7) B.7	(F6) B.6	(F5) B.5	(F4) B.4	(F3) B.3	(F2) B.2	(F1) B.1	(F0) B.0	0000 0000b		
EIP	扩展中断优先级	EFH	PT2	PSPI	PFB	PWDT	PPWM	PCAP	PPI	PI2C	0000 0000b		
C2H	输入捕获2数据高位字节	EEH	C2H[7:0]										0000 0000b
C2L	输入捕获2数据低位字节	EDH	C2L[7:0]										0000 0000b
PIF	管脚中断标志	ECH	PIF7	PIF6	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0	0000 0000b		
PIPEN	管脚中断高电平/上升沿使能	EBH	PIPEN7	PIPEN6	PIPEN5	PIPEN4	PIPEN3	PIPEN2	PIPEN1	PIPEN0	0000 0000b		
PINEN	管脚中断低电平/下降沿使能	EAH	PINEN7	PINEN6	PINEN5	PINEN4	PINEN3	PINEN2	PINEN1	PINEN0	0000 0000b		
PICON	管脚中断控制	E9H	PIT67	PIT45	PIT3	PIT2	PIT1	PIT0	PIPS[1:0]		0000 0000b		
ADCCON0	ADC 控制寄存器 0	E8H	(EF) ADCF	(EE) ADCS	(ED) ETGSEL1	(EC) ETGSEL0	(EB) ADCHS3	(EA) ADCHS2	(E9) ADCHS1	(E8) ADCHS0	0000 0000b		
C1H	输入捕获1数据高位字节	E7H	C1H[7:0]										0000 0000b
C1L	输入捕获1数据低位字节	E6H	C1L[7:0]										0000 0000b
C0H	输入捕获0数据高位字节	E5H	C0H[7:0]										0000 0000b
C0L	输入捕获0数据低位字节	E4H	C0L[7:0]										0000 0000b
ADCDLY	ADC 触发延时	E3H	ADCDLY[7:0]										0000 0000b
ADCCON2	ADC 控制寄存器 2	E2H	ADFBEN	ADCMPOP	ADCMPEN	ADCMPO	-	-	-	ADCDLY.8	0000 0000b		
ADCCON1	ADC 控制寄存器1	E1H	-	STADCPX	-	-	ETGTYP[1:0]		ADCEX	ADCEN	0000 0000b		
ACC	累加器	E0H	(E7) ACC.7	(E6) ACC.6	(E5) ACC.5	(E4) ACC.4	(E3) ACC.3	(E2) ACC.2	(E1) ACC.1	(E0) ACC.0	0000 0000b		
PWMCON1	PWM 控制寄存器 1	DFH	PWMMOD[1:0]		GP	PWMTYP	FBINEN		PWMMDIV[2:0]		0000 0000b		
PIOCON0	PWM I/O 切换 0	DEH	-	-	PIO05	PIO04	PIO03	PIO02	PIO01	PIO00	0000 0000b		
PWM3L	PWM3占空比低字节	DDH	PWM3[7:0]										0000 0000b
PWM2L	PWM2占空比低字节	DCH	PWM2[7:0]										0000 0000b
PWM1L	PWM1占空比低字节	DBH	PWM1[7:0]										0000 0000b
PWM0L	PWM0占空比低字节	DAH	PWM0[7:0]										0000 0000b
PWMPL	PWM 周期低字节	D9H	PWMP[7:0]										0000 0000b
PWMCON0	PWM 控制寄存器 0	D8H	(DF) PWMRUN	(DE) LOAD	(DD) PWMF	(DC) CLRPWM	(DB) -	(DA) -	(D9) -	(D8) -	0000 0000b		
FBD	故障刹车数据	D7H	FBF	FBINLS	FBD5	FBD4	FBD3	FBD2	FBD1	FBD0	0000 0000b		
PNP	PWM 负极性	D6H	-	-	PNP5	PNP4	PNP3	PNP2	PNP1	PNP0	0000 0000b		
PWM3H	PWM3占空比高字节	D5H	PWM3[15:8]										0000 0000b
PWM2H	PWM2占空比高字节	D4H	PWM2[15:8]										0000 0000b
PWM1H	PWM1占空比高字节	D3H	PWM1[15:8]										0000 0000b
PWM0H	PWM0占空比高字节	D2H	PWM0[15:8]										0000 0000b
PWMMPH	PWM周期高字节	D1H	PWMMP[15:8]										0000 0000b
PSW	程序状态字	D0H	(D7) CY	(D6) AC	(D5) F0	(D4) RS1	(D3) RS0	(D2) OV	(D1) -	(D0) P	0000 0000b		
ADCMPL	ADC 比较高字节	CFH	ADCMPL[11:4]										0000 0000b
ADCMPL	ADC 比较低字节	CEH	-	-	-	-	ADCMPL[3:0]					0000 0000b	
PWM5L	PWM5占空比低字节	CDH(1)	PWM5[7:0]										0000 0000b
TH2	定时器 2 高字节	CDH(0)	TH2[7:0]										0000 0000b
PWM4L	PWM4占空比低字节	CCH(1)	PWM4[7:0]										0000 0000b

表 6-2SFR 定义及复位值

符号	定义	地址 (/页)	MSB								LSB ^[1]		复位值 ^[2]
TL2	定时器 2 低字节	CCH(0)	TL2[7:0]										0000 0000b
RCMP2H	定时器 2 比较高字节	CBH	RCMP2H[7:0]										0000 0000b
RCMP2L	定时器 2 比较低字节	CAH(0)	RCMP2L[7:0]										0000 0000b
T2MOD	定时器 2 模式	C9H	LDEN	T2DIV[2:0]			CAPCR	CMPCR	LDT5[1:0]			0000 0000b	
T2CON	定时器 2 控制寄存器	C8H	(CF) TF2	(CE) -	(CD) -	(CC) -	(CB) -	(CA) TR2	(C9) -	(C8) CM/RL2		0000 0000b	
TA	时控访问保护	C7H	TA[7:0]										0000 0000b
PIOCON1	PWM I/O 切换 1	C6H(1)	-	-	PIO15	-	PIO13	PIO12	PIO11	-		0000 0000b	
RH3	定时器3自动重载高字节	C6H(0)	RH3[7:0]										0000 0000b
PWM5H	PWM5占空比高字节	C5H(1)	PWM5[15:8]										0000 0000b
RL3	定时器3自动重载低字节	C5H(0)	RL3[7:0]										0000 0000b
PWM4H	PWM4占空比高字节	C4H(1)	PWM4[15:8]										0000 0000b
T3CON	定时器 3 控制寄存器	C4H(0)	SMOD_1	SMOD0_1	BRCK	TF3	TR3	T3PS[2:0]			0000 0000b		
ADCRH	ADC 结果高字节	C3H	ADCR[11:4]										0000 0000b
ADCRL	ADC 结果低字节	C2H	-	-	-	-	ADCR[3:0]				0000 0000b		
I2ADDR	I ² C 从机地址	C1H	I2ADDR[7:1]								GC		0000 0000b
I2CON	I ² C 控制寄存器	C0H	(C7) -	(C6) I2CEN	(C4) STA	(C4) STO	(C3) SI	(C2) AA	(C1) -	(C0) I2CPX		0000 0000b	
I2TOC	I ² C 定时计数器	BFH	-	-	-	-	-	I2TOCEN	DIV	I2TOF		0000 0000b	
I2CLK	I ² C 时钟	BEH	I2CLK[7:0]										0000 1001b
I2STAT	I ² C 状态	BDH	I2STAT[7:3]						0	0	0		1111 1000b
I2DAT	I ² C 数据	BCH	I2DAT[7:0]										0000 0000b
SADDR_1	从机 1 地址	BBH	SADDR_1[7:0]										0000 0000b
SADEN_1	从机 1 地址掩码	BAH	SADEN_1[7:0]										0000 0000b
SADEN	从机 0 地址掩码	B9H	SADEN[7:0]										0000 0000b
IP	中断优先级	B8H	(BF) -	(BE) PADC	(BD) PBOD	(BC) PS	(BB) PT1	(BA) PX1	(B9) PT0	(B8) PX0		0000 0000b	
PWMINTC	PWM 中断控制寄存器	B7H(1)	-	-	INTTYP1	INTTYP0	-	INTSEL2	INTSEL1	INTSEL0		0000 0000b	
IPH	中断优先级高	B7H(0)	-	PADCH	PBODH	PSH	PT1H	PX1H	PT0H	PX0H		0000 0000b	
P2S	P20设置及Timer0/1输出使能	B5H	P20UP	-	-	-	T1OE	TOOE	-	P2S.0		0000 0000b	
P1SR	P1 斜率控制	B4H(1)	P1SR.7	P1SR.6	P1SR.5	P1SR.4	P1SR.3	P1SR.2	P1SR.1	P1SR.0		0000 0000b	
P1M2	P1 模式选择2	B4H(0)	P1M2.7	P1M2.6	P1M2.5	P1M2.4	P1M2.3	P1M2.2	P1M2.1	P1M2.0		0000 0000b	
P1S	P1 施密特触发输入	B3H(1)	P1S.7	P1S.6	P1S.5	P1S.4	P1S.3	P1S.2	P1S.1	P1S.0		0000 0000b	
P1M1	P1 模式选择1	B3H(0)	P1M1.7	P1M1.6	P1M1.5	P1M1.4	P1M1.3	P1M1.2	P1M1.1	P1M1.0		1111 1111b	
P0SR	P0 斜率控制	B2H(1)	P0SR.7	P0SR.6	P0SR.5	P0SR.4	P0SR.3	P0SR.2	P0SR.1	P0SR.0		0000 0000b	
P0M2	P0 模式选择2	B2H(0)	P0M2.7	P0M2.6	P0M2.5	P0M2.4	P0M2.3	P0M2.2	P0M2.1	P0M2.0		0000 0000b	
P0S	P0 施密特触发输入	B1H(1)	P0S.7	P0S.6	P0S.5	P0S.4	P0S.3	P0S.2	P0S.1	P0S.0		0000 0000b	
P0M1	P0 模式选择1	B1H(0)	P0M1.7	P0M1.6	P0M1.5	P0M1.4	P0M1.3	P0M1.2	P0M1.1	P0M1.0		1111 1111b	
P3	端口 3	B0H	(B7) 0	(B6) 0	(B5) 0	(B4) 0	(B3) 0	(B2) 0	(B1) 0	(B0) P3.0		输出锁存, 0000 0001b 输入, 0000 0000b ^[3]	
IAPCN	IAP 控制	AFH	IAPA[17:16]			FOEN	FCEN	FCTRL[3:0]			0011 0000b		
IAPFD	IAP 数据	AEH	IAPFD[7:0]										0000 0000b
P3SR	P3 斜率控制	ADH(1)	-	-	-	-	-	-	-	P3SR.0		0000 0000b	
P3M2	P3 模式选择 2	ADH(0)	-	-	-	-	-	-	-	P3M2.0		0000 0000b	
P3S	P3 施密特输入	ACH(1)	-	-	-	-	-	-	-	P3S.0		0000 0000b	
P3M1	P3 模式选择 1	ACH(0)	-	-	-	-	-	-	-	P3M1.0		0000 0001b	
BODCON1 ^[4]	欠压检测控制1	ABH	-	-	-	-	-	LPBOD[1:0]		BODFLT		POR, 0000 0001b 其它, 0000 0000b	
WDCON ^[4]	看门狗定时器控制	AAH	WDTR	WDCLR	WDTF	WIDPD	WDTRF	WDPS[2:0]				POR, 0000 0111b WDT, 0000 1000b 其它, 0000 0000b	

表 6-2SFR 定义及复位值

符号	定义	地址 (页)	MSB								LSB ^[1]		复位值 ^[2]
SADDR	从机 0 地址	A9H	SADDR[7:0]										0000 0000b
IE	中断使能	A8H	(AF) EA	(AE) EADC	(AD) EBOD	(AC) ES	(AB) ET1	(AA) EX1	(A9) ETO	(A8) EXO			0000 0000b
IAPAH	IAP 地址高字节	A7H	IAPA[15:8]										0000 0000b
IAPAL	IAP地址低字节	A6H	IAPA[7:0]										0000 0000b
IAPUEN ^[4]	IAP 更新使能	A5H	-	-	-	-	-	-	CFUEN	LDUEN	APUEN	0000 0000b	
IAPTRG ^[4]	IAP 执行	A4H	-	-	-	-	-	-	-	-	IAPGO	0000 0000b	
BODCON0 ^[4]	欠压检测控制0	A3H	BODEN ^[5]	-	BOV[1:0] ^[5]		BOF ^[6]	BORST ^[5]	BORF	BOS ^[7]	POR, CCCC XC0Xb BOD, UUUU XU1Xb 其它, UUUU XUUXb		
AUXR1	欠压检测控制1	A2H	SWRF	RSTPINF	HardF	-	GF2	UART0PX	0	DPS	POR, 0000 0000b 软件, 1U00 0000b RST pin, U100 0000b 其它, UUUU 0000b		
P2	端口 2	A0H	(A7) 0	(A6) 0	(A5) 0	(A4) 0	(A3) 0	(A2) 0	(A1) 0	(A0) P2.0	输出锁存, 0000 000Xb 输入, 0000 000Xb ^[3]		
CHPCON ^[4]	芯片控制	9FH	SWRST	IAPFF	-	-	-	-	BS ^[5]	IAPEN	软件, 0000 00U0b 其它, 0000 00C0b		
EIE1	扩展中断使能1	9CH	-	-	-	-	-	EWKT	ET3	ES_1	0000 0000b		
EIE	扩展中断使能	9BH	ET2	ESPI	EFB	EWDT	EPWM	ECAP	EPI	EI2C	0000 0000b		
SBUF_1	串口1数据缓存	9AH	SBUF_1[7:0]										0000 0000b
SBUF	串口0数据缓存	99H	SBUF[7:0]										0000 0000b
SCON	串口0控制寄存器	98H	(9F) SM0/FE	(9E) SM1	(9D) SM2	(9C) REN	(9B) TB8	(9A) RB8	(99) TI	(98) RI	0000 0000b		
CKEN ^[4]	时钟使能	97H	EXTEN[1:0]		HIRCEN	-	-	-	-	CKSWTF	0011 0000b		
CKSWT ^[4]	时钟切换	96H	-	-	HIRCST	-	ECLKST	OSC[1:0]		-	0011 0000b		
CKDIV	时钟除频	95H	CKDIV[7:0]										0000 0000b
CAPCON2	输入捕获控制寄存器2	94H	-	ENF2	ENF1	ENF0	-	-	-	-	0000 0000b		
CAPCON1	输入捕获控制寄存器1	93H	-	-	CAP2LS[1:0]		CAP1LS[1:0]		CAP0LS[1:0]		0000 0000b		
CAPCON0	输入捕获控制寄存器0	92H	-	CAPEN2	CAPEN1	CAPEN0	-	CAPF2	CAPF1	CAPF0	0000 0000b		
SFRS ^[4]	SFR 页选择	91H	-	-	-	-	-	-	-	SFRPSEL	0000 0000b		
P1	端口 1	90H	(97) P1.7	(96) P1.6	(95) P1.5	(94) P1.4	(93) P1.3	(92) P1.2	(91) P1.1	(90) P1.0	输出锁存, 1111 1111b 输入, XXXX XXXXb ^[3]		
WKCON	自唤醒定时器控制	8FH	-	-	-	WKTF	WKTR	WKPS[2:0]		0000 0000b			
CKCON	时钟控制	8EH	-	PWMCKS	-	T1M	T0M	-	CLOEN	-	0000 0000b		
TH1	定时器1高字节	8DH	TH1[7:0]										0000 0000b
TH0	定时器0高字节	8CH	TH0[7:0]										0000 0000b
TL1	定时器1低字节	8BH	TL1[7:0]										0000 0000b
TL0	定时器0低字节	8AH	TL0[7:0]										0000 0000b
TMOD	定时器0及1模式	89H	GATE	C/T	M1	M0	GATE	C/T	M1	M0	0000 0000b		
TCON	定时器 0 及1 控制	88H	(8F) TF1	(8E) TR1	(8D) TF0	(8C) TR0	(8B) IE1	(8A) IT1	(89) IE0	(88) IT0	0000 0000b		
PCON	电源控制	87H	SMOD	SMOD0	-	POF	GF1	GF0	PD	IDL	POR, 0001 0000b 其它, 000U 0000b		
RWK	自唤醒定时器重载数据	86H	RWK[7:0]										0000 0000b
DPH	数据指针高字节	83H	DPTR[15:8]										0000 0000b
DPL	数据指针低字节	82H	DPTR[7:0]										0000 0000b
SP	堆栈指针	81H	SP[7:0]										0000 0111b
P0	端口 0	80H	(87) P0.7	(86) P0.6	(85) P0.5	(84) P0.4	(83) P0.3	(82) P0.2	(81) P0.1	(80) P0.0	输出锁存, 1111 1111b		

表 6-2SFR 定义及复位值

符号	定义	地址 (页)	MSB							LSB ^[1]	复位值 ^[2]
											输入, XXXX XXXXb ^[3]

[1] () 项意思是可位寻址 SFRs

[2] 复位值符号描述。0: 逻辑 0; 1: 逻辑 1; U: 不变; C: 详见 [5]; X: 详见 [3], [6], [7]

[3] 复位之后所有 I/O 引脚默认为悬浮输入模式。如果 RPD (CONFIG0.2)=1 (未编程), 那么读回 P2.0 引脚总是 0

[4] 这些 SFRs 需要时控保护 (TA) 开启

[5] 在规定复位后, 根据 CONFIG 值, SFRs 有些位初始化时设置

[6] BOF 复位值取决于 CONFIG2 不同的设置和 V_{DD} 电压值。详见 表 24-1.

[7] 当欠压检测使能, BOS 是只读标志, 由 V_{DD} 值来决定

标记 ‘-’ 的位保留将来使用。它们必须保持在初始状态, 访问这些位可能导致不可预知的后果。

6.1 所有 SFR 介绍

以下列表是所有 SFR 介绍。在 IP 功能章节也有每个 SFR 定义列表。

P0 – 端口 0 (可位寻址)

7	6	5	4	3	2	1	0
P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: 80H

复位值: 1111 1111b

位	名称	描述
7:0	P0[7:0]	端口 0 端口 0 是 8-bit 通用 I/O 端口

SP – 堆栈指针

7	6	5	4	3	2	1	0
SP[7:0]							
读/写							

地址: 81H

复位值: 0000 0111b

位	名称	描述
7:0	SP[7:0]	堆栈指针 堆栈指针存储的是 RAM 的地址, 该地址是堆栈的起始地址。在执行 PUSH 或 CALL 指令的时候, 在数据被存储之前, 堆栈指针递增。注意: SP 的默认值是 07H。因此堆栈起始位置在 08H。

DPL –数据指针低字节

7	6	5	4	3	2	1	0
DPL[7:0]							
读/写							

地址：82H

复位值：0000 0000b

位	名称	描述
7:0	DPL[7:0]	数据指针低字节 这是16位数据指针的低字节， DPL 结合DPH作为16位的数据指针DPTR访问间接地址RAM或编程内存地址。 DPS (AUXR1.0) 位决定DPTR 或 DPTR1哪一个数据指针被激活。

DPH –数据指针高字节

7	6	5	4	3	2	1	0
DPH[7:0]							
读/写							

地址：83H

复位值：0000 0000b

位	名称	描述
7:0	DPH[7:0]	数据指针高字节 这是16位数据指针的高字节， DPH结合DPL作为16位的数据指针DPTR访问间接地址RAM或编程内存地址。 DPS (AUXR1.0) 位决定DPTR 或 DPTR1哪一个数据指针被激活。

RWK – 自唤醒定时器重载数据寄存器

7	6	5	4	3	2	1	0
RWK[7:0]							
读/写							

地址：86H

复位值：0000 0000b

位	名称	描述
7:0	RWK[7:0]	WKT 重载字节 用以保存WKT的8位重载值。注意如果预分频是1/1， RWK限制不能是FFH。

PCON – 电源控制寄存器

7	6	5	4	3	2	1	0
SMOD	SMOD0	-	POF	GF1	GF0	PD	IDL
读/写	读/写	-	读/写	读/写	读/写	读/写	读/写

地址：87H

复位值：详见 [表 6-2SFR](#)

位	名称	描述
7	SMOD	串口0波特率加倍使能。 串口0在模式2或用Timer1的溢出率做波特率发生器的模式1和模式3， 设置该位， 波特率会加倍。详见 表13-1 。

位	名称	描述
6	SMOD0	串口0帧错误标志使能位 0 = 关闭帧错误检测功能。SCON.7访问SM0位 1 = 使能帧错误检测。SCON.7访问FE位
4	POF	上电复位标志 当上电复位后该位置1, 用以标示当前冷复位, 上电复位完成。其它任何复位不会影响该位, 建议通过软件清0。
3	GF1	通用标志 1 通用标志可由用户通过软件置位和清零
2	GF0	通用标志 0 通用标志可由用户通过软件置位和清零
1	PD	掉电模式 设置该位使MCU进入掉电模式。在此模式下, CPU和外设时钟停止, 程序计数器(PC)挂起。此时为最小功耗。CPU从掉电模式下唤醒后, 该位自动由硬件清零, 且在系统唤醒之前程序继续执行中断服务程序(ISR)。从ISR返回后, 设备继续执行系统进入掉电模式时所处的指令。 注如果IDL位和PD位同时置位, MCU进入掉电模式。从掉电模式退出后不会进入空闲模式。
0	IDL	空闲模式 设置该位使MCU进入空闲模式。在此模式下, CPU时钟停止, 且程序计数器(PC)挂起, 但是所有外设继续工作。CPU从空闲模式唤醒后, 该位自动由硬件清零, 且在系统唤醒之前程序继续执行中断服务程序(ISR)。从ISR返回后, 设备继续执行系统进入空闲模式时所处的指令。

TCON – 定时器 0 和 1 控制位 (可位寻址)

7	6	5	4	3	2	1	0
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
读/写	读/写	读/写	读/写	只读 (电平) 读/写 (边沿)	读/写	只读 (电平) 读/写 (边沿)	读/写

地址: 88H

复位值: 0000 0000b

位	名称	描述
7	TF1	定时器 1 溢出标志. 在定时器1溢出时该位置1。当程序响应定时器1中断执行相应的中断服务程序时, 该位自动清0。软件也可对其写1或写0
6	TR1	定时器 1 启动控制. 0 = 定时器1 中止. 清该位将中止定时器1并且当前计数值将保存到TH1和TL1中 1 = 使能定时器1
5	TF0	定时器 0溢出标志. 在定时器0溢出时该位置1。当程序响应定时器0中断执行相应的中断服务程序时, 该位自动清0。软件也可对其写1或写0
4	TR0	定时器 0 启动控制. 0 = 定时器0 中止. 清该位将中止定时器0并且当前计数值将保存到TH0和TL0中 1 = 使能定时器0

位	名称	描述
3	IE1	外部中断1边沿标志 当检测到边沿/电平类型时，该标志由硬件置位。 如果 $IT1 = 1$ (下降沿触发)，该位将保持置1直到软件清零或在外部中断1服务程序中硬件清零 如果 $IT1 = 0$ (低电平触发)，该标志是 $\overline{INT1}$ 输入信号逻辑电平的反转。软件不可控制
2	IT1	外部中断1类型选择 该位选择 $\overline{INT1}$ 的中断触发类型是下降沿还是低电平。 $0 = \overline{INT1}$ 为低电平触发 $1 = \overline{INT1}$ 为下降沿触发
1	IE0	外部中断0边沿标志 当检测到边沿/电平类型时，该标志由硬件置位。 如果 $IT0 = 1$ (下降沿触发)，该位将保持置1直到软件清零或在外部中断0服务程序中硬件清零 如果 $IT0 = 0$ (低电平触发)，该标志是 $\overline{INT0}$ 输入信号逻辑电平的反转。软件不可控制
0	IT0	外部中断0类型选择 该位选择 $\overline{INT0}$ 的中断触发类型是下降沿还是低电平。 $0 = \overline{INT0}$ 为低电平触发 $1 = \overline{INT0}$ 为下降沿触发

TMOD –定时器 0 及 1 模式寄存器

7	6	5	4	3	2	1	0
GATE	C/ \overline{T}	M1	M0	GATE	C/ \overline{T}	M1	M0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：89H

复位值：0000 0000b

位	名称	描述															
7	GATE	定时器1门选择 $0 =$ 无论 $\overline{INT1}$ 的逻辑为何，当 $TR1$ 为1时，开始计数 $1 =$ 仅当 $\overline{INT1}$ 为1时， $TR1$ 同时为1，才开始计数															
6	C/ \overline{T}	定时器 1 计数器/定时器选择. $0 =$ 定时器1 随内部时钟而递增 $1 =$ 定时器1 随外部引脚T1的下降沿递增															
5	M1	定时器1模式选择 <table border="1"> <thead> <tr> <th>M1</th> <th>M0</th> <th>定时器1模式</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>模式 0: 13位定时器/计数器</td> </tr> <tr> <td>0</td> <td>1</td> <td>模式 1: 16位定时器/计数器</td> </tr> <tr> <td>1</td> <td>0</td> <td>模式 2: 8位定时器/计数器，带自动TH1重载模式</td> </tr> <tr> <td>1</td> <td>1</td> <td>模式 3: 定时器1停止</td> </tr> </tbody> </table>	M1	M0	定时器1模式	0	0	模式 0: 13位定时器/计数器	0	1	模式 1: 16位定时器/计数器	1	0	模式 2: 8位定时器/计数器，带自动TH1重载模式	1	1	模式 3: 定时器1停止
M1	M0		定时器1模式														
0	0		模式 0: 13位定时器/计数器														
0	1		模式 1: 16位定时器/计数器														
1	0	模式 2: 8位定时器/计数器，带自动TH1重载模式															
1	1	模式 3: 定时器1停止															
4	M0																
3	GATE	定时器0门选择 $0 =$ 无论 $\overline{INT0}$ 的逻辑为何，当 $TR0$ 为1时，开始计数 $1 =$ 仅当 $\overline{INT0}$ 为1时， $TR0$ 同时为1，才开始计数															
2	C/ \overline{T}	定时器 0 计数器/定时器选择. $0 =$ 定时器0随内部时钟而递增。 $1 =$ 定时器0 随外部引脚T0的下降沿递增															
1	M1	定时器0模式选择															

位	名称	描述															
0	M0	<table border="1"> <thead> <tr> <th>M1</th> <th>M0</th> <th>定时器0模式</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>模式 0: 13位定时器/计数器</td> </tr> <tr> <td>0</td> <td>1</td> <td>模式 1: 16位定时器/计数器</td> </tr> <tr> <td>1</td> <td>0</td> <td>模式 2: 8位定时器/计数器带自动TH0重载模式</td> </tr> <tr> <td>1</td> <td>1</td> <td>模式 3: TL0 作为一个8位定时器/计数器, TH0 作为一个8位的定时器</td> </tr> </tbody> </table>	M1	M0	定时器0模式	0	0	模式 0: 13位定时器/计数器	0	1	模式 1: 16位定时器/计数器	1	0	模式 2: 8位定时器/计数器带自动TH0重载模式	1	1	模式 3: TL0 作为一个8位定时器/计数器, TH0 作为一个8位的定时器
M1	M0	定时器0模式															
0	0	模式 0: 13位定时器/计数器															
0	1	模式 1: 16位定时器/计数器															
1	0	模式 2: 8位定时器/计数器带自动TH0重载模式															
1	1	模式 3: TL0 作为一个8位定时器/计数器, TH0 作为一个8位的定时器															

TL0 – 定时器0 低字节

7	6	5	4	3	2	1	0
TL0[7:0]							
读/写							

地址: 8AH

复位值: 0000 0000b

位	名称	描述
7:0	TL0[7:0]	定时器0低字节 寄存器TL0是定时器0的16位数值的低字节

TL1 – 定时器1 低字节

7	6	5	4	3	2	1	0
TL1[7:0]							
读/写							

地址: 8BH

复位值: 0000 0000b

位	名称	描述
7:0	TL1[7:0]	定时器1低字节 寄存器TL1是定时器1的16位数值的低字节

TH0 – 定时器0高字节

7	6	5	4	3	2	1	0
TH0[7:0]							
读/写							

地址: 8CH

复位值: 0000 0000b

位	名称	描述
7:0	TH0[7:0]	定时器0高字节 寄存器TH0是定时器0的16位数值的高字节

TH1 – 定时器 1 高字节

7	6	5	4	3	2	1	0
TH1[7:0]							
读/写							

地址：8DH

复位值：0000 0000b

位	名称	描述
7:0	TH1[7:0]	定时器 1 高字节 寄存器TH1是定时器1的16位数值的高字节

CKCON – 时钟控制寄存器

7	6	5	4	3	2	1	0
-	PWMCKS	-	T1M	T0M	-	CLOEN	-
-	读/写	-	读/写	读/写	-	读/写	-

地址：8EH

复位值：0000 0000b

位	名称	描述
6	PWMCKS	PWM 时钟源选择 0 = PWM时钟源为系统时钟F _{sys} 1 = PWM时钟源为定时器1的溢出
4	T1M	定时器 1 时钟选择 0 = 定时器 1 的时钟源选择为1/12系统时钟。与标准8051兼容 1 = 定时器 1 的时钟源选择为系统时钟
3	T0M	定时器 0 时钟选择 0 = 定时器 0 的时钟源选择为1/12系统时钟。与标准8051兼容 1 = 定时器 0 的时钟源选择为系统时钟
1	CLOEN	系统时钟输出使能 0 = 禁用系统时钟输出 1 = 使能系统时钟输出，从CLO (P1.1)输出

WKCON – 自唤醒定时器控制寄存器

7	6	5	4	3	2	1	0
-	-	-	WKTF	WKTR	WKPS[2:0]		
-	-	-	读/写	读/写	读/写		

地址：8FH

复位值：0000 0000b

位	名称	描述
4	WKTF	WKT 溢出标志 当WKT溢出，该位置位。如果WKT中断和全局中断使能，置位该位会使CPU执行WKT中断服务程序。该位不会被硬件自动清零，应该通过软件清零。
3	WKTR	WKT 运行控制 0 = WKT 停止 1 = WKT 开始运行 注意重载寄存器RWK仅在WKT停止的时候可以写入（WKTR位为0）。否则结果是不可预知的。

位	名称	描述
2:0	WKPS[2:0]	WKT 预分频 这些位决定WKT时钟的预分频 000 = 1/1. 001 = 1/4. 010 = 1/16. 011 = 1/64. 100 = 1/256. 101 = 1/512. 110 = 1/1024. 111 = 1/2048.

P1 – 端口 1 (可位寻址)

7	6	5	4	3	2	1	0
P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: 90H

复位值: 1111 1111b

位	名称	描述
7:0	P1[7:0]	端口 1 端口1是最多8位通用管脚

SFRS – SFR 页选择 (TA 保护)

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	SFRPAGE
-	-	-	-	-	-	-	读/写

地址: 91H

复位值: 0000 0000b

位	名称	描述
0	SFRPAGE	SFR 页选择 0 = 指令访问SFR 页 0. 1 = 指令访问SFR 页 1.

CAPCON0 – 输入捕获控制寄存器0

7	6	5	4	3	2	1	0
-	CAPEN2	CAPEN1	CAPEN0	-	CAPF2	CAPF1	CAPF0
-	读/写	读/写	读/写	-	读/写	读/写	读/写

地址: 92H

复位值: 0000 0000b

位	名称	描述
6	CAPEN2	输入捕获通道2 使能位 0 = 关闭输入捕获通道2 1 = 打开输入捕获通道2
5	CAPEN1	输入捕获通道1 使能位 0 = 关闭输入捕获通道1 1 = 打开输入捕获通道1

位	名称	描述
4	CAPEN0	输入捕获通道0 使能位 0 = 关闭输入捕获通道0 1 = 打开输入捕获通道0
2	CAPF2	输入捕获通道2 标志位 如果输入捕获2边沿发生, 该位由硬件置位, 由软件清零
1	CAPF1	输入捕获通道1 标志位 如果输入捕获1边沿发生, 该位由硬件置位, 由软件清零
0	CAPF0	输入捕获通道0 标志位 如果输入捕获0边沿发生, 该位由硬件置位, 由软件清零

CAPCON1 – 输入捕获控制寄存器1

7	6	5	4	3	2	1	0
-	-	CAP2LS[1:0]		CAP1LS[1:0]		CAP0LS[1:0]	
-	-	读/写		读/写		读/写	

地址: 93H

复位值: 0000 0000b

位	名称	描述
5:4	CAP2LS[1:0]	输入捕获通道2条件选择 00 = 下降沿. 01 = 上升沿. 10 = 上升沿或下降沿. 11 = 保留.
3:2	CAP1LS[1:0]	输入捕获通道1条件选择 00 = 下降沿. 01 = 上升沿. 10 = 上升沿或下降沿. 11 = 保留.
1:0	CAP0LS[1:0]	输入捕获通道0条件选择 00 = 下降沿. 01 = 上升沿. 10 = 上升沿或下降沿. 11 = 保留.

CAPCON2 – 输入捕获控制寄存器2

7	6	5	4	3	2	1	0
-	ENF2	ENF1	ENF0	-	-	-	-
-	读/写	读/写	读/写	-	-	-	-

地址: 94H

复位值: 0000 0000b

位	名称	描述
6	ENF2	输入捕获通道2 噪声滤波使能位 0 = 关闭输入捕获通道2的噪声滤波 1 = 打开输入捕获通道2的噪声滤波

位	名称	描述
5	ENF1	输入捕获通道1 噪声滤波使能位 0 = 关闭输入捕获通道1的噪声滤波 1 = 打开输入捕获通道1的噪声滤波
4	ENF0	输入捕获通道0 噪声滤波使能位 0 = 关闭输入捕获通道0的噪声滤波 1 = 打开输入捕获通道0的噪声滤波

CKDIV – 时钟除频

7	6	5	4	3	2	1	0
CKDIV[7:0]							
读/写							

地址: 95H

复位值: 0000 0000b

位	名称	描述
7:0	CKDIV[7:0]	时钟除频 下面是系统频率 F_{SYS} 计算公式 当 CKDIV = 00H时, $F_{SYS} = F_{OSC}$ 当 CKDIV = 01H ~ FFH时, $F_{SYS} = \frac{F_{OSC}}{2 \times CKDIV}$

CKSWT – 时钟开关 (TA 保护)

7	6	5	4	3	2	1	0
-	-	HIRCST	LIRCST	ECLKST	OSC[1:0]		-
-	-	只读	只读	只读	只写		-

地址: 96H

复位值: 0011 0000b

位	名称	描述
7	-	保留位
6	-	保留位
5	HIRCST	16 MHz高速内部振荡器状态 0 = HIRC不稳定或没有开启 1 = HIRC开启并稳定
-	-	保留位
3	ECLKST	外部时钟输入状态 0 = ECLK不稳定或没有开启 1 = ECLK开启并稳定
2:1	OSC[1:0]	振荡器选择位 该位是用来选择系统时钟源 00 = 内部16MHz振荡器 01 = 外部时钟控制, 通过EXTEN[1:0] (CKEN[7:6]) 设置 10 = 内部10kHz振荡器 11 = 保留位 注意该位段只写, 读回来的值可能与当前时钟源不一致

CKEN – 时钟使能寄存器(TA 保护)

7	6	5	4	3	2	1	0
EXTEN[1:0]		HIRCEN	LIRCEN	-	-	-	CKSWTF
读/写		读/写	读/写	-	-	-	只读

地址: 97H

复位值: 0011 0000b

位	名称	描述
7:6	EXTEN[1:0]	外部时钟源使能 11 =使能外部时钟，通过XIN输入外部时钟信号 其它 = 禁止外部时钟。P30作为普通I/O使用
5	HIRCEN	HIRC16MHz 使能位 0 = 关闭 HIRC 1 = 使能 HIRC 注意一旦设置IAPEN (CHPCON.0)位开启IAP功能，HIRC将会自动使能，硬件也会设置HIRCEN和HIRCST位。IAPEN被清除后，HIRCEN和EHRCST位会恢复为原始值
4:1	-	保留位
0	CKSWTF	时钟切换错误标志位 0 =先前的系统时钟源切换成功 1 =用户试图将先前的系统时钟源切换到没有开启或是不稳定的时钟源。如果待切换的时钟不稳定该位将一直保持为1，直到时钟源稳定并切换成功为止。

SCON – 串口0控制寄存器 (可位寻址)

7	6	5	4	3	2	1	0
SM0/FE	SM1	SM2	REN	TB8	RB8	TI	RI
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: 98H

复位值: 0000 0000b

位	名称	描述
7	SM0/FE	串口0模式选择位
6	SM1	<u>SMOD0 (PCON.6) = 0:</u> 详见表13-1. <u>SMOD0 (PCON.6) = 1:</u> SM0/FE 位用作帧错误 (FE) 状态标志。通过软件清0 0 = 没有帧错误 (FE) 1 = 检测到帧错误 (FE)

位	名称	描述
5	SM2	<p>串口0处理通讯模式选择 该位功能取决于串口0模式</p> <p>模式0: 该位选择波特率$F_{SYS}/12$ 或 $F_{SYS}/2$. 0 = 时钟运行在$F_{SYS}/12$ 波特率, 与标准8051兼容。 1 = 时钟运行在$F_{SYS}/2$ 波特率, 获得更高传输速度</p> <p>模式1: 该位检查有效停止位。 0 = 接收有效不管停止位是否有逻辑电平。 1 = 当接收到的数据帧停止位为1, 且接收地址与本机地址匹配或接收到的为广播地址时, 接收数据有效</p> <p>模式2 或 3: 对于多机通信。 0 = 接收有效不管第9位是否有逻辑电平。 1 = 当接收到的数据帧第9位为1, 且接收地址与本机地址匹配或接收到的为广播地址时, 接收数据有效</p>
4	REN	<p>串口0接受使能 0 = 关闭串口0接收功能。 1 = 打开串口0在模式1, 2或3模式下的接收功能。在模式0下, 当REN=1并且RI=0时接受开始。</p>
3	TB8	<p>串口0第9位发送位 串口0在模式2和3中要被发送的第九位数据。在模式0和1中, 不支持该功能。</p>
2	RB8	<p>串口0第9位接收位 串口0在模式2和3中接收到的第九位数据。模式1下, 若SM2=0则RB8是接收到的停止位。模式0下该位无意义。</p>
1	TI	<p>串口0发送中断标志位 发送中断标志: 模式0下该标志由硬件在发送完8位数据后置1, 而在其它模式下在串行发送到停止位的开始时置位。当该位中断使能, 发生中断后会转至中断子程序。该位必须由软件来清除。</p>
0	RI	<p>串口0接收中断标志 模式0下该标志由硬件置位。在模式0中, 接收到第8位; 模式1, 2或3中接收到停止位(stop bit); 使该位置位。当SM2被限制 (SM2置1) 的情况例外。当串口0中断使能, 该位置位会转跳到中断服务子程序运行。该位必须由软件来清除。</p>

SBUF – 串口0数据缓存寄存器

7	6	5	4	3	2	1	0
SBUF[7:0]							
读/写							

地址：99H

复位值：0000 0000b

位	名称	描述
7:0	SBUF[7:0]	<p>串口0数据缓存 串口0接收或发送的数据都放在这个寄存器中。实际上该地址上有2个独立的8位寄存器。一个用于接收数据，一个用于发送数据。对它进行读操作将会接收串行数据，对它进行写操作则发送串行数据。 每次向SBUF写入一字节数据，启动一次发送</p>

SBUF_1 – 串口1数据缓存寄存器

7	6	5	4	3	2	1	0
SBUF_1[7:0]							
读/写							

地址：9AH

复位值：0000 0000b

位	名称	描述
7:0	SBUF_1[7:0]	<p>串口1数据缓存 串口1接收或发送的数据都放在这个寄存器中。实际上该地址上有2个独立的8位寄存器。一个用于接收数据，一个用于发送数据。对它进行读操作将会接收串行数据，对它进行写操作则发送串行数据。 每次向SBUF_1写入一字节数据，启动一次发送</p>

EIE – 扩展中断使能寄存器

7	6	5	4	3	2	1	0
ET2	ESPI	EFB	EWDT	EPWM	ECAP	EPI	EI2C
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：9BH

复位值：0000 0000b

位	名称	描述
7	ET2	<p>定时器2中断使能位 0 = 禁用定时器2中断 1 = 当TF2 (T2CON.7)为1 产生中断.</p>
6	ESPI	<p>SPI 中断使能位 0 = 禁用SPI 中断 1 =使能由SPIF (SPSR.7), SPIOVF (SPSR.5), 或 MODF (SPSR.4)产生中断</p>
5	EFB	<p>PWM故障刹车中断使能位 0 = 禁用PWM故障刹车中断 1 =当FBF (FBD.7) 为1产生中断</p>
4	EWDT	<p>使能WDT中断 0 = 禁用WDT中断 1 = 当WDTF (WDCON.5)为1产生中断</p>

位	名称	描述
3	EPWM	PWM中断使能位 0 = 禁用PWM中断 1 = 当PWMF (PWMCON0.5) 为1产生中断
2	ECAP	输入捕获中断使能位 0 = 禁用输入捕获中断 1 =使能由CAPF[2:0] (CAPCON0[2:0])产生中断
1	EPI	引脚中断使能位 0 = 禁用引脚中断 1 =使能由PIF寄存器任意一个标志位产生中断
0	EI2C	I²C中断使能位 0 = 禁用I ² C中断 1 =使能由SI (I2CON.3) 或 I2TOF (I2TOC.0)产生中断

EIE1 – 扩展中断使能寄存器1

7	6	5	4	3	2	1	0
-	-	-	-	-	EWKT	ET3	ES_1
-	-	-	-	-	读/写	读/写	读/写

地址: 9CH

复位值: 0000 0000b

位	名称	描述
2	EWKT	WKT中断使能位 0 = 禁用WKT中断 1 = 当WKTF (WKCON.4)为1产生中断
1	ET3	定时器3中断使能位 0 = 禁用定时器3中断 1 = 当TF3 (T3CON.4)为1产生中断
0	ES_1	串口1中断使能位 0 = 禁用串口1中断 1 = 当 TL_1 (SCON_1.1) 或 RL_1 (SCON_1.0)为1产生中断

CHPCON – 芯片控制寄存器 (TA保护)

7	6	5	4	3	2	1	0
SWRST	IAPFF	-	-	-	-	BS	IAPEN
只写	读/写	-	-	-	-	读/写	读/写

地址: 9FH

复位值: 详见 [表 6-2SFR](#)

位	名称	描述
6	IAPFF	IAP 错误标志 满足以下任意条件，硬件将在IAPGO(ISPTRG.0)置位后置位该位： (1)访问地址超过其大小的区域 (2) IAPCN 命令无效 (3) IAP擦除或编程更新没有使能的区域 (4) 当BOIAP(CONFIG2.5)为1、BODEN (BODCON0.7)为1以及BORST(BODCON0.2) 为0时，擦除或编程工作在V _{BOD} 下。

位	名称	描述
		该位应该由软件清零
1	BS	启动选择 定义复位后MCU由哪块启动 0 =由APROM启动 1 =由LDROM启动
0	IAPEN	IAP 使能 0 =禁用IAP功能 1 =使能IAP功能 一旦使能IAP功能，HIRC将会被打开作为时序控制。清IAPEN应该在IAP操作最后一条指令，这样可以停止内部振荡器以减少功耗

P2 – 端口 2 (可位寻址)

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	P2.0
只读	只读	只读	只读	只读	只读	只读	只读

地址：A0H

复位值：0000 000Xb

位	名称	描述
7:1	0	保留位 读取始终为0
0	P2.0	端口 2 第 0 位 当RPD (CONFIG0.2)=0, P2.0为输入高阻管脚。不配置RPD, P2.0读取始终为0

AUXR1 – 辅助功能寄存器1

7	6	5	4	3	2	1	0
SWRF	RSTPINF	HardF	-	GF2	UART0PX	0	DPS
读/写	读/写	读/写	-	读/写	读/写	只读	读/写

地址：A2H

复位值：详见 [表 6-2SFR](#)

位	名称	描述
7	SWRF	软件复位标志位 当MCU发生软件复位后，该位硬件置1。建议软件清0.
6	RSTPINF	外部复位标志位 当MCU发生外部复位脚复位，该位将被硬件置1，建议复位发生后软件清0.
5	HardF	硬件错误复位标志 一旦程序计数器（PC）的值超过flash的大小，MCU将会复位并且该位通过硬件置位。建议通过软件清除该位。 注意：如果MCU运行在OCD调试模式并且OC DEN = 0，硬件错误复位将会被禁止。
3	GF2	通用标志位 2 可通过软件置1或清除

位	名称	描述
2	UART0PX	串口0管脚位置配置 0 = RXD 为 P0.7，TXD 为 P0.6（默认值）。 1 = 交换RXD 为 P0.6，TXD 为 P0.7。 注：更改此位后TXD及RXD的配置更改立即生效。软件需确保切换过程中没有进行串口传输，否则可能引发无法预测的结果。
1	0	保留位 该为始终为0
0	DPS	数据指针选择 0 = 数据指针0 (DPTR)默认有效。 1 = 数据指针1 (DPTR1)有效。 当通过 DPS 切换当前有效DPTR后，之前有效DPTR寄存器内的值保持不变。

BODCON0 – 欠压检测控制寄存器0 (TA 保护)

7	6	5	4	3	2	1	0
BODEN ^[1]		BOV[1:0] ^[1]		BOF ^[2]	BORST ^[1]	BORF	BOS
读/写		读/写		读/写	读/写	读/写	只读

地址：A3H

复位值：详见 表 6-2SFR

位	名称	描述
7	BODEN	欠压检测使能 0 = 禁用欠压检测电路 1 = 使能欠压检测电路 注意在开启该功能后需要2到3个LIRC时钟BOD才能正常工作
6:4	BOV[1:0]	欠压侦测电压选择位 11 = V _{BOD} 生效电压 2.2V. 10 = V _{BOD} 生效电压 2.7V. 01 = V _{BOD} 生效电压 3.7V. 00 = V _{BOD} 生效电压 4.4V.
3	BOF	欠压中断标志 当V _{DD} 下降到V _{BOD} 以下或V _{DD} 上升到V _{BOD} 以上时，该标志由硬件设置为逻辑1。如果EBOD (EIE.2)和EA (IE.7) 都置位，将请求欠压检测中断。该位必须由软件清零。
2	BORST	欠压检测复位使能 该位决定在电源电压跌到以V _{BOD} 下时是否产生欠压检测复位 0 = 禁用欠压检测复位 1 = 使能欠压检测复位
1	BORF	欠压复位标志 当MCU发生欠压复位时，该位被硬件值1。建议通过软件清除该位。
0	BOS	欠压状态标志 在BOD电路开启时，该位反应V _{DD} 与V _{BOD} 比较情况。BOD电路关闭时保持为0。 0 = V _{DD} 电压大于V _{BOD} 或是BOD电路关闭 1 = V _{DD} 电压小于V _{BOD} 注该位为只读位

[1] 所有复位后BODEN、BOV[1:0]和BORST初始化的值是直接通过加载CONFIG2 位 7、位 6~ 4 和 位 2决定的

[2] BOF复位后的值依据CONFIG2的设置和V_{DD}的电平。详见表24-1..

IAPTRG – IAP 触发 (TA 保护)

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	IAPGO
-	-	-	-	-	-	-	只写

地址: A4H

复位值: 0000 0000b

位	名称	描述
0	IAPGO	IAP 执行 设置该位为1开始执行IAP。该指令后, CPU保持程序计数器(PC), IAP硬件自动管理控制该过程。IAP完成后, 程序计数器继续执行下一个指令。IAPGO位自动清零, 保持为0。 在触发IAP动作前, 如果中断打开应该临时关闭因为硬件限制。

IAPUEN – IAP更新使能(TA 保护)

7	6	5	4	3	2	1	0
-	-	-	-	-	CFUEN	LDUEN	APUEN
-	-	-	-	-	读/写	读/写	读/写

地址: A5H

复位值: 0000 0000b

位	名称	描述
2	CFUEN	CONFIG更新使能 0 = 禁用IAP擦除或编程CONFIG 1 = 使能IAP擦除或编程CONFIG
1	LDUEN	LDROM 更新使能 0 = 禁用IAP擦除或编程LDROM 1 = 使能IAP擦除或编程LDROM
0	APUEN	APROM 更新使能 0 = 禁用IAP擦除或编程APROM 1 = 使能IAP擦除或编程APROM

IAPAL – IAP地址低字节

7	6	5	4	3	2	1	0
IAPA[7:0]							
读/写							

地址: A6H

复位值: 0000 0000b

位	名称	描述
7:0	IAPA[7:0]	IAP 地址低字节 IAPAL 包含地址 IAPA[7:0]

IAPAH – IAP地址高字节

7	6	5	4	3	2	1	0
IAPA[15:8]							
读/写							

地址：A7H

复位值：0000 0000b

位	名称	描述
7:0	IAPA[15:8]	IAP 地址高字节 IAPAH 包含地址 IAPA[15:8]

IE – 中断使能寄存器 (可位寻址)

7	6	5	4	3	2	1	0
EA	EADC	EBOD	ES	ET1	EX1	ET0	EX0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：A8H

复位值：0000 0000b

位	名称	描述
7	EA	使能所有中断 该位全局使能/禁止所有中断., 单独使能. 0 = 禁止所有中断源. 1 = 每个中断使能依靠使能单个中断, 将会产生相应的单个中断.
6	EADC	使能ADC中断 0 = 禁用ADC中断 1 = 使能由ADCF (ADCCON0.7) 产生中断
5	EBOD	使能BOD中断 0 = 禁用BOD中断 1 =使能由BOF (BODCON0.3)产生中断
4	ES	使能串口0中断 0 = 禁用串口0中断 1 =使能由TI (SCON.1) 或 RI (SCON.0)产生中断
3	ET1	使能定时器1中断 0 = 禁用定时器1中断 1 =使能由TF1 (TCON.7)产生中断
2	EX1	使能外部中断1 0 = 禁用外部中断1 1 =使能由INT1 (P1.7) 产生中断
1	ET0	使能定时器0中断 0 = 禁用定时器0中断 1 =使能由TF0 (TCON.5)产生中断
0	EX0	使能外部中断0 0 = 禁用外部中断0 1 =使能由INT0 (P3.0) 产生中断

SADDR – 从机0地址

7	6	5	4	3	2	1	0
SADDR[7:0]							
读/写							

地址: A9H

复位值: 0000 0000b

位	名称	描述
7:0	SADDR[7:0]	从机0地址 该字节定义微控制器自身的从机地址用于串口0多机通信

WDCON – 看门狗定时器控制寄存器 (TA保护)

7	6	5	4	3	2	1	0
WDTR	WDCLR	WDTF	WIDPD	WDTRF	WDPS[2:0]		
读/写	读/写	读/写	读/写	读/写	读/写		

地址: AAH

复位值: 详见 [表 6-2SFR](#)

位	名称	描述
7	WDTR	WDT 运行 该位仅当控制位WDTEN[3:0] (CONFIG4[7:4])全为1时有效。这时WDT工作在通用定时器模式 0 = WDT 禁止 1 = WDT 使能. WDT 计数器开始运行
6	WDCLR	WDT 清除 设置该位复位WDT计数到00H。它使计数器到一个已知的状态, 防止系统出现不可预知的复位。写和读WDCLR位意思是不一样的。 写: 0 = 无影响 1 = 清 WDT 计数器。 读: 0 = WDT 计数器完全清零 1 = WDT 计数器还没有清零。
5	WDTF	WDT 超时标志 该位表示WDT计数器的溢出。该标志应该通过软件清零
4	WIDPD	WDT 工作在空闲或掉电模式 该位仅当控制位WDTEN[3:0] (CONFIG4[7:4])全为1时有效。它决定WDT作为通用定时器在空闲或掉电模式下是否保持工作。 0 = WDT 在空闲或掉电模式下停止工作 1 = WDT 在空闲或掉电模式下保持工作
3	WDTRF	看门狗复位标志 当WDT超时事件发生, MCU会复位, 该位由硬件置位。建议该位由软件清零。
2:0	WDPS[2:0]	WDT 时钟预分频选择 这些位决定了WDT时钟的预分频, 从1/1 到 1/256。见 表11-1 。默认是最大分频值。

[1] WDTRF 在上电复位之后会被清零, 在WDT复位之后置位, 在其他任何复位之后保持不变。

[2] WDPS[2:0] 在上电复位之后全部置位, 在其他任何复位之后保持不变。

BODCON1 – 欠压检测控制寄存器1 (TA 保护)

7	6	5	4	3	2	1	0
-	-	-	-	-	LPBOD[1:0]		BODFLT
-	-	-	-	-	读/写		读/写

地址: ABH

复位值: 详见 [表 6-2SFR](#)

位	名称	描述
7:3	-	保留位
2:1	LPBOD[1:0]	<p>低功率BOD使能</p> <p>00 = BOD正常模式, BOD电路总是开启</p> <p>01 = BOD低功耗模式1, 每隔1.6ms周期性开启BOD电路</p> <p>10 = BOD低功耗模式2, 每隔6.4ms周期性开启BOD电路</p> <p>11 = BOD低功耗模式3, 每隔25.6ms周期性开启BOD电路</p>
0	BODFLT	<p>BOD滤波器控制</p> <p>当系统时钟选择HIRC或ECLK并且BOD没有工作在低功率模式下(LPBOD[1:0] = [0, 0]), BOD有一个滤波器计数32个系统时钟F_{sys}来滤除电源噪声。其它情况下滤波器计数2个LIRC时钟</p> <p>注意: 当CPU停在掉电模式时, BOD滤波计数一直是2个LIRC时钟</p> <p>BOD滤波器有效地避免电源噪声误触发BOD事件发生。设置该位可以开启或是关闭BOD滤波功能</p> <p>0 = 禁用BOD滤波器</p> <p>1 = 使能BOD滤波器(上电复位默认开启)</p>

P3M1 – 端口 3 模式选择 1

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	P3M1.0 ^[3]
-	-	-	-	-	-	-	读/写

地址: ACH, 页: 0

复位值: 0000 0001b

位	名称	描述
0	P3M1.0	端口 3 模式选择 1

[3] P3M1 和 P3M2 结合用于决定 P3 每个引脚的 I/O 模式, 见表 7-1.

P3S – 端口 3 施密特触发输入

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	P3S.0
-	-	-	-	-	-	-	读/写

地址: ACH, 页: 1

复位值: 0000 0000b

位	名称	描述
0	P3S.0	P3.0 施密特触发输入选择 0 = P3.0 TTL 电平输入 1 = P3.0 施密特触发输入

P3M2 – 端口 3 模式选择 2

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	P3M2.0 ^[3]
-	-	-	-	-	-	-	读/写

地址: ADH, 页: 0

复位值: 0000 0000b

位	名称	描述
0	P3M2.0	端口 3 模式选择 2

[3] P3M1 和 P3M2 结合用于决定 P3 每个引脚的 I/O 模式, 见表 7-1.

P3SR – 端口 3 斜率控制

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	P3SR.0
-	-	-	-	-	-	-	读/写

地址: ADH, 页: 1

复位值: 0000 0000b

位	名称	描述
0	P3SR.0	P3.n 斜率控制 0 = P3.0 普通输出 1 = P3.0 高速输出

IAPFD – IAP 内存数据

7	6	5	4	3	2	1	0
IAPFD[7:0]							
读/写							

地址：AEH

复位值：0000 0000b

位	名称	描述
7:0	IAPFD[7:0]	IAP 内存数据 该字节包含将要读或写进内存空间的数据。编程模式下，用户需要在触发IAP之前写数据到IAPFD里，读/校验模式下，在IAP完成后从IAPFD读出数据。

IAPCN – IAP 控制寄存器

7	6	5	4	3	2	1	0
IAPB[1:0]		FOEN	FCEN	FCTRL[3:0]			
读/写		读/写	读/写	读/写			

地址：AFH

复位值：0011 0000b

位	名称	描述
7:6	IAPB[1:0]	IAP 控制 该字节是IAP控制命令。详见 表 21-1. IAP 。
5	FOEN	
4	FCEN	
3:0	FCTRL[3:0]	

P3 – 端口 3 (可位寻址)

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	P3.0
只读	只读	只读	只读	只读	只读	只读	读/写

地址：B0H

复位值：0000 0001b

位	名称	描述
7:1	0	保留位 读取始终为0
0	P3.0	端口 3 第 0 位 当采用内部振荡器作为系统时钟时，P3.0可用作普通管脚使用。当采用外部晶振输入方式，P3.0脚用作OSCIN，此时对P3.0写入数值无效，且P3.0读取值为0

P0M1 – 端口 0 模式选择 1^[1]

7	6	5	4	3	2	1	0
P0M1.7	P0M1.6	P0M1.5	P0M1.4	P0M1.3	P0M1.2	P0M1.1	P0M1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B1H, 页: 0

复位值: 1111 1111b

位	名称	描述
7:0	P0M1[7:0]	端口 0 模式选择 1

[1] P0M1 和 P0M2 结合用于决定P0每个引脚的I/O模式, 见表 7-1.

P0S – 端口 0 施密特触发输入

7	6	5	4	3	2	1	0
P0S.7	P0S.6	P0S.5	P0S.4	P0S.3	P0S.2	P0S.1	P0S.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B1H, 页: 1

复位值: 0000 0000b

位	名称	描述
n	P0S.n	P0.n 施密特触发输入使能位 0 = P0.n TTL 电平输入 1 = P0.n 施密特触发输入

P0M2 – 端口 0 模式选择 2^[1]

7	6	5	4	3	2	1	0
P0M2.7	P0M2.6	P0M2.5	P0M2.4	P0M2.3	P0M2.2	P0M2.1	P0M2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B2H, 页: 0

复位值: 0000 0000b

位	名称	描述
7:0	P0M2[7:0]	端口 0 模式选择 2

[1] P0M1 和 P0M2 结合用于决定P0每个引脚的I/O模式, 见表 7-1.

P0SR – 端口 0 斜率控制

7	6	5	4	3	2	1	0
P0SR.7	P0SR.6	P0SR.5	P0SR.4	P0SR.3	P0SR.2	P0SR.1	P0SR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B2H, 页: 1

复位值: 0000 0000b

位	名称	描述
n	P0SR.n	P0.n 斜率控制 0 = P0.n 普通输出 1 = P0.n 高速输出

P1M1 – 端口 1 模式选择 1 ^[2]

7	6	5	4	3	2	1	0
P1M1.7	P1M1.6	P1M1.5	P1M1.4	P1M1.3	P1M1.2	P1M1.1	P1M1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B3H, 页: 0

复位值: 1111 1111b

位	名称	描述
7:0	P1M1[7:0]	端口 1 模式选择 1

[2] P1M1 和 P1M2 结合用于决定P1每个引脚的I/O模式, 见表 7-1.

P1S – 端口 1施密特触发输入

7	6	5	4	3	2	1	0
P1S.7	P1S.6	P1S.5	P1S.4	P1S.3	P1S.2	P1S.1	P1S.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B3H, 页: 1

复位值: 0000 0000b

位	名称	描述
n	P1S.n	P1.n 施密特触发输入选择 0 = P1.n TTL电平输入 1 = P1.n 施密特触发输入

P1M2 – 端口 1 模式选择2 ^[2]

7	6	5	4	3	2	1	0
P1M2.7	P1M2.6	P1M2.5	P1M2.4	P1M2.3	P1M2.2	P1M2.1	P1M2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B4H, 页: 0

复位值: 0000 0000b

位	名称	描述
7:0	P1M2[7:0]	端口 1 模式选择2

[2] P1M1 和 P1M2 结合用于决定P1每个引脚的I/O模式, 见表 7-1.

P1SR – 端口 1 斜率控制

7	6	5	4	3	2	1	0
P1SR.7	P1SR.6	P1SR.5	P1SR.4	P1SR.3	P1SR.2	P1SR.1	P1SR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B4H, 页: 1

复位值: 0000 0000b

位	名称	描述
n	P1SR.n	P1.n 斜率控制 0 = P1.n 普通输出 1 = P1.n 高速输出

P2S – P20 设置及定时器0/1输出使能

7	6	5	4	3	2	1	0
P20UP	-	-	-	T1OE	T0OE	-	P2S.0
读/写	-	-	-	读/写	读/写	-	读/写

地址：B5H

复位值：0000 0000b

位	名称	描述
7	P20UP	P2.0 上拉使能位 0 = P2.0 禁止上拉 1 = P2.0 使能上拉 仅当RPD (CONFIG0.2)为0时该位有效。如果作为 $\overline{\text{RST}}$ 引脚，上拉总是被使能
3	T1OE	定时器 1 输出使能位 0 = 禁止定时器 1 输出 1 = 使能定时器 1 输出从T1引脚 注意：仅当运行在定时器模式时，定时器1输出才会被使能
2	T0OE	定时器 0 输出使能位 0 = 禁止定时器 0 输出 1 = 使能定时器 0 输出从T0引脚 注意：仅当运行在定时器模式时，定时器0输出才会被使能
0	P2S.0	P2.0 施密特触发输入选择 0 = P2.0 TTL电平输入 1 = P2.0 施密特触发输入

IPH – 中断优先级高位寄存器^[2]

7	6	5	4	3	2	1	0
-	PADC	PBODH	PSH	PT1H	PX1H	PT0H	PX0H
-	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：B7H, 页：0

复位值：0000 0000b

位	名称	描述
6	PADC	ADC中断优先级高位
5	PBOD	BOD检测中断优先级高位
4	PSH	串口0中断优先级高位
3	PT1H	定时器1中断优先级高位
2	PX1H	外部中断1中断优先级高位
1	PT0H	定时器0中断优先级高位
0	PX0H	外部中断0中断优先级高位

[2] IPH使用时结合IP分别决定每个中断源的优先级。正确配置中断优先级请详见[表20-2中断优先级设置](#)。

PWMINTC – PWM 中断控制寄存器

7	6	5	4	3	2	1	0
-	-	INTTYP1	INTTYP0	-	INTSEL2	INTSEL1	INTSEL0
-	-	读/写	读/写	-	读/写	读/写	读/写

地址：B7H, 页:1

复位值：0000 0000b

位	名称	描述
5:4	INTTYP[1:0]	<p>PWM 中断类型选择 通过该位选择PWM的中断类型 00 = PWM0/1/2/3/4/5 脚下降沿. 01 = PWM0/1/2/3/4/5 脚上升沿. 10 = 每个PWM周期的中心点. 11 = 每个PWM周期的终点. 注：中心点中断方式或终点中断方式仅适用于PWM中心对齐模式</p>
2:0	INTSEL[2:0]	<p>PWM 中断对选择 在PWM0/1/2/3/4/5脚，当PWM已选择中断类型为上升沿或下降沿时，该位段用以选择中断响应所相对的PWM脚。 000 = PWM0. 001 = PWM1. 010 = PWM2. 011 = PWM3. 100 = PWM4. 101 = PWM5. 其它 = PWM0.</p>

IP – 中断优先级寄存器 (可位寻址)^[1]

7	6	5	4	3	2	1	0
-	PADC	PBOD	PS	PT1	PX1	PT0	PX0
-	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：B8H

复位值：0000 0000b

位	名称	描述
6	PADC	ADC中断优先级低位
5	PBOD	BOD检测中断优先级低位
4	PS	串口0中断优先级低位
3	PT1	定时器1中断优先级低位
2	PX1	外部中断1中断优先级低位
1	PT0	定时器0中断优先级低位
0	PX0	外部中断0中断优先级低位

[1] IP使用时结合IPH一起决定每个中断源的优先级。正确配置中断优先级请详见[表20-2中断优先级设置](#)。

SADEN – 从机 0 地址掩码

7	6	5	4	3	2	1	0
SADEN[7:0]							
读/写							

地址: B9H

复位值: 0000 0000b

位	名称	描述
7:0	SADEN[7:0]	从机0地址掩码 该字节为UART0的掩码, 其中无关位用0表示, 这样可以形成一个或多个更灵活的自身从机地址

SADEN_1 – 从机 1 地址掩码

7	6	5	4	3	2	1	0
SADEN_1[7:0]							
读/写							

地址: BAH

复位值: 0000 0000b

位	名称	描述
7:0	SADEN_1[7:0]	从机1 地址掩码. 该字节为UART1的掩码, 其中无关位用0表示, 这样可以形成一个或多个更灵活的自身从机地址

SADDR_1 – 从机 1 地址

7	6	5	4	3	2	1	0
SADDR_1[7:0]							
读/写							

地址: BBH

复位值: 0000 0000b

位	名称	描述
7:0	SADDR_1[7:0]	从机1地址 该字节定义微控制器自身的从机地址用于串口1多机通信

I2DAT – I²C 数据寄存器

7	6	5	4	3	2	1	0
I2DAT[7:0]							
读/写							

地址: BCH

复位值: 0000 0000b

位	名称	描述
7:0	I2DAT[7:0]	I²C 数据寄存器. 该寄存器存放准备发送的, 或接收到的数据。只要SI = 1, 此数据就有效。在I ² C传输过程中去读或写I2DAT, 其结果不可预知。 数据发送时, 数据移位到总线上, 同时总线上的数据会接收回来, 所以总线仲裁失败时, 再读这个数据, 可能与之前写入的值不一样。

I2STAT – I²C 状态寄存器

7	6	5	4	3	2	1	0
I2STAT[7:3]					0	0	0
只读					只读	只读	只读

地址: BDH

复位值: 1111 1000b

位	名称	描述
7:3	I2STAT[7:3]	I²C 状态字 I2STAT的高5位为状态码, 共有27种状态值。I2STAT = F8H 时, 表示空闲, SI 将保持为0。其它26种状态值与I ² C的状态一样, 进入每一种状态都会让SI置1, 且产生中断请求。
2:0	0	保留位 I2STAT的低3位最低有效位读取始终为0

I2CLK – I²C 时钟寄存器

7	6	5	4	3	2	1	0
I2CLK[7:0]							
读/写							

地址: BEH

复位值: 0000 1001b

位	名称	描述
7:0	I2CLK[7:0]	I²C 时钟设定 <u>主机模式:</u> 该寄存器设定作主机时I ² C总线时钟速率。算式如下: $\frac{F_{sys}}{4 \times (I2CLK + 1)}$ 如果I ² C的外设时钟频率是16MHz, 默认状态下, I ² C的总线频率为400Kbps。注意: I2CLK 值写入00H 及 01H 无效。 <u>从机模式:</u> 该字节无效, 从机自动跟随主机时钟, 最高 400k bps。

I2TOC – I²C 超时计数器

7	6	5	4	3	2	1	0
-	-	-	-	-	I2TOCEN	DIV	I2TOF
-	-	-	-	-	读/写	读/写	读/写

地址: BFH

复位值: 0000 0000b

位	名称	描述
2	I2TOCEN	I²C 超时计数器使能位 0 = I ² C 超时计数器关闭 1 = I ² C 超时计数器使能

位	名称	描述
1	DIV	I²C 超时计数器计时除频 0 = I ² C 超时计数器除频 F _{SYS} /1 1 = I ² C 超时计数器除频 F _{SYS} /4
0	I2TOF	I²C 超时标志 如果14位I ² C超时计数器溢出，该位会由硬件置位。该位需要由软件清0

I2CON – I²C 控制寄存器 (可位寻址)

7	6	5	4	3	2	1	0
-	I2CEN	STA	STO	SI	AA	-	I2CPX
-	读/写	读/写	读/写	读/写	读/写	-	读/写

地址: C0H

复位值: 0000 0000b

位	名称	描述
6	I2CEN	I²C 总线使能 0 = I ² C 禁止. 1 = I ² C 使能. 使能 I ² C 之前, SCL 和 SDA 必须配置为输出1
5	STA	起始标志START 当STA置1, 如果总线空闲, I ² C 产生START信号, 如果总线忙, I ² C 等待停止条件STOP, 然后产生START信号 如果总线已经在总线模式且已发送一个或多个字节, 此时再设定STA, I ² C 总线将产生重复开始信号repeated START 注: STA可在任何时间置1, 包括从机模式。但硬件不会在发送START或repeat START信号后自动清0。用户需软件清除。
4	STO	停止标志STOP I ² C 总线在主机模式下设定STO为1, 将会向总线发送停止信号STOP。一旦总线上停止条件完成, STO由硬件自动清0。 当总线上产生错误状态(I2STAT为00H) STO 也会置1。这种情况下总线不会发送停止位。 如果STA和STO同时置1, 且在主机模式下, I ² C总线在发送START后马上发送STOP。如果在从机模式下, 应避免STA及STO同时置1, 以避免引发帧错误。
3	SI	I²C 中断标志 I ² C 所有26种状态中出现一种, 硬件就会置1此位 (F8H 除外), 此时软件根据读取 I2STAT 内值, 决定下一步骤。 SI 由软件清0。在SI被清0之前, SCL 低电平周期延长, 传输暂停, 该状态对于从机处理接收到的数据非常有用, 可以确保准确处理再接收下一笔数据。 SI 位被软件清0后, I ² C 外设才会继续下一步: 根据软件控制位设定, 继续发数据, 或起始位, 或停止位等, 因此在清除SI位之前, 软件需确认适当的状态。

位	名称	描述
2	AA	<p>应答响应标志</p> <p>若AA = 1, 接收数据时, 会在第9位发出应答ACK——拉低数据线。 若AA = 0, 接收数据时, 将向总线发送不应答 (NACK), 第9位时不拉低数据线, 若器件自我清除AA标志位, 则会清除其从机地址或广播呼叫, SI会被清0, 中断不予产生。所以MCU将不响应任何数据, 包括从机地址。 从机接收时若AA=0不返回应答, 或从机发送时没收到应答, 从机传输就结束了。 注: 若已被寻址的从机, 在从机接收模式下未回复应答位或在从机发送模式下未接收到应答位, 该从机将变为未寻址从机, 无法接收数据直到其AA被置1, 且重新被主机定址。 特殊情况: 注意: 从机发送时, 状态码若为 C8H, 从机发送最后一个字节之前, 让 AA= 0, 发送完最后一个字节, 不再回应答, 传输结束。主机若再从总线上读数据, 将得到FFH。</p>
0	I2CPX	<p>I2C 引脚选择</p> <p>0 = 分配 SCL 是 P1.3 和 SDA 是 P1.4. 1 = 分配 SCL 是 P0.2 和 SDA 是 P1.6. 注意: 一旦该位置位或清0, I2C引脚会立刻更换。</p>

I2ADDR – I²C 从机地址

7	6	5	4	3	2	1	0
I2ADDR[7:1]							GC
读/写							读/写

地址: C1H

复位值: 0000 0000b

位	名称	描述
7:1	I2ADDR[7:1]	<p>I²C 从机地址</p> <p><u>主机模式:</u> 该位段无效</p> <p><u>从机模式:</u> 存放7位从机地址。主机需在START或re-START之后写入该值, 发送从机地址。如果AA为1, I²C设备接收到从地址后, 并响应主机。否则主机呼叫地址会被忽略。 注: I2ADDR[7:1] 不能写为全0, 因为0x00为广播呼叫方式寻址专用。</p>
6	GC	<p>广播呼叫位</p> <p><u>主机模式:</u> 无效</p> <p><u>从机模式:</u> 0 = 广播呼叫模式忽略, 不响应。 1 = 如果AA置1, 参与广播呼叫模式, 若AA清0, 忽略广播呼叫。</p>

ADCRL – ADC 转换结果低位寄存器

7	6	5	4	3	2	1	0
-	-	-	-	ADCR[3:0]			
-	-	-	-	只读			

地址: C2H

复位值: 0000 0000b

位	名称	描述
3:0	ADCR[3:0]	ADC转换结果低位 ADC转换结果低4位

ADCRH – ADC转换结果高位寄存器

7	6	5	4	3	2	1	0
ADCR[11:4]							
只读							

地址: C3H

复位值: 0000 0000b

位	名称	描述
7:0	ADCR[11:4]	ADC转换结果高位 ADC转换结果高8位

T3CON – 定时器3控制寄存器

7	6	5	4	3	2	1	0
SMOD_1	SMOD0_1	BRCK	TF3	TR3	T3PS[2:0]		
读/写	读/写	读/写	读/写	读/写	读/写		

地址: C4H, 页:0

复位值: 0000 0000b

位	名称	描述
7	SMOD_1	串行口1波特率加倍使能。 当串口1在模式2下，时钟溢出波特率加倍使能。详见 图13-2 。
6	SMOD0_1	串口1帧错误使能位 0 = 关闭帧错误检测功能，作为SM0_1用 1 = 使能帧错误检测，用作帧错误 (FE) 状态标志FE_1
5	BRCK	串口0波特率时钟源选择 该位用于设置串口0 在模式1或模式3下，所使用的定时器 0 = 定时器 1。 1 = 定时器 3。
4	TF3	定时器 3 溢出标志 当定时器3溢出，该位置位。当程序执行定时器3的中断服务程序，该位由硬件自动清零。该位可以通过软件置位或清零。
3	TR3	定时器 3 运行控制 0 = 定时器 3 停止。 1 = 定时器 3 开始计数 注意重载寄存器R3H 和 R3L仅在定时器3停止(TR3 为 0)的时候才可以被写。如果TR3 位为1写入RH3或RL3，结果是不可预知的。

位	名称	描述
2:0	T3PS[2:0]	定时器 3 预分频 这些位决定定时器3的时钟分频。 000 = 1/1. 001 = 1/2. 010 = 1/4. 011 = 1/8. 100 = 1/16. 101 = 1/32. 110 = 1/64. 111 = 1/128.

PWM4H – PWM4占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM4[15:8]							
读/写							

地址：C4H, 页:1

复位值：0000 0000b

位	名称	描述
7:0	PWM4[15:8]	PWM4 占空比数据高字节 该位与PWM4L搭配，配置由PG4输出的占空比数据

RL3 – 定时器3自动重载寄存器低字节

7	6	5	4	3	2	1	0
RL3[7:0]							
读/写							

地址：C5H, 页:0

复位值：0000 0000b

位	名称	描述
7:0	RL3[7:0]	定时器 3 重载低字节 它保持着定时器3重载值的低字节

PWM5H – PWM5占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM5[15:8]							
读/写							

地址：C5H, 页:1

复位值：0000 0000b

位	名称	描述
7:0	PWM5[15:8]	PWM5 占空比数据高字节 该位与PWM5L搭配，配置由PG5输出的占空比数据

RH3 – 定时器3自动重载寄存器高字节

7	6	5	4	3	2	1	0
RH3[7:0]							
读/写							

地址: C6H, 页:0

复位值: 0000 0000b

位	名称	描述
7:0	RH3[7:0]	定时器3重载高字节 它保持着定时器3重载值的高字节

PIOCON1 – PWM 或 I/O 选择寄存器

7	6	5	4	3	2	1	0
-	-	PIO15	-	PIO13	PIO12	PIO11	-
-	-	读/写	-	读/写	读/写	读/写	-

地址: C6H, 页:1

复位值: 0000 0000b

位	名称	描述
5	PIO15	P1.5/PWM5 管脚功能选择位 0 = P1.5/PWM5 管脚用作 P1.5. 1 = P1.5/PWM5 管脚用作PWM5 输出.
3	PIO13	P0.4/PWM3 管脚功能选择位 0 = P0.4/PWM3 管脚用作 P0.4. 1 = P0.4/PWM3 管脚用作 PWM3 输出.
2	PIO12	P0.5/PWM2 管脚功能选择位 0 = P0.5/PWM2 管脚用作 P0.5. 1 = P0.5/PWM2 管脚用作 PWM2 输出.
1	PIO11	P1.4/PWM1 管脚功能选择位 0 = P1.4/PWM1 管脚用作 P1.4. 1 = P1.4/PWM1 管脚用作 PWM1 输出.

TA – 时控保护寄存器

7	6	5	4	3	2	1	0
TA[7:0]							
只写							

地址: C7H

复位值: 0000 0000b

位	名称	描述
7:0	TA[7:0]	时控保护 TA寄存器控制着对被保护的SFRs的访问权限。当需要写特殊规定的寄存器时，必须先对TA寄存器写入AAH，接着是55H，当写完这两条后，才可以有4个时钟周期的时间对具有时控保护的寄存器写入数据。

T2CON – 定时器 2 控制寄存器

7	6	5	4	3	2	1	0
TF2	-	-	-	-	TR2	-	CM/RL2
读/写	-	-	-	-	读/写	-	读/写

地址: C8H

复位值: 0000 0000b

位	名称	描述
7	TF2	定时器 2 溢出标志 当定时器2溢出或者比较数据符合, 该位置1。如果已使能定时器2中断, 该位置1会让芯片进入定时器2中断运行。该位硬件置1, 但需要软件清0。
2	TR2	定时器2 运行控制 0 = 定时器计数关闭。清除该位关闭定时器计数, 目前已计数值会保留在TH2及TL2中 1 = 定时器2计数使能。
0	CM/RL2	定时器 2 比较及自动重装载功能选择 0 = 自动重装载模式 1 = 比较器模式。

T2MOD – 定时器2模式选择

7	6	5	4	3	2	1	0
LDEN	T2DIV[2:0]			CAPCR	CMPCR	LDT5[1:0]	
读/写	读/写			读/写	读/写	读/写	

地址: C9H

复位值: 0000 0000b

位	名称	描述
7	LDEN	自动重装载使能位 0 = 自动重装载功能关闭 1 = 将RCMP2H及RCMP2L自动重装载至TH2及TL2功能使能
6:4	T2DIV[2:0]	定时器 2时钟除频 000 = 定时器2时钟分频为 1/1. 001 = 定时器2时钟分频为 1/4. 010 = 定时器2时钟分频为 1/16. 011 = 定时器2时钟分频为 1/32. 100 = 定时器2时钟分频为 1/64. 101 = 定时器2时钟分频为 1/128. 110 = 定时器2时钟分频为 1/256. 111 = 定时器2时钟分频为 1/512.
3	CAPCR	捕获模式自动清除 该位仅当定时器2设定为自动重装载模式下有效。该位使能, 当捕获完成, TH2及TL2内数据移入RCMP2H及RCMP2L后, 硬件自动清除TH2及TL2计数寄存器功能。 0 = 捕获完成后定时器2计数按之前计数值继续累加。 1 = 捕获完成后定时器2数据自动清0

位	名称	描述
2	CMPCR	比较完成自动清除 该位仅当定时器2比较功能模式下有效。当比较符合后，自动清除TH2及TL2计数器值。 0 = 比较符合之后，定时器2内数据按之前继续计数。 1 = 比较符合之后，定时器2内数据自动清0。
1:0	LDTs[1:0]	自动重载触发选择 00 = 当定时器2溢出自动重载 01 = 当捕获0通道事件完成，自动重载 10 = 当捕获1通道事件完成，自动重载 11 = 当捕获2通道事件完成，自动重载

RCMP2L – 定时器 2 重载 / 比较数据低字节

7	6	5	4	3	2	1	0
RCMP2L[7:0]							
读/写							

地址: CAH

复位值: 0000 0000b

位	名称	描述
7:0	RCMP2L[7:0]	定时器 2 重载/比较器低字节 当定时器2设定为比较模式，预存放低字节待比较数据。 当设定为自动重载，预存放低字节数据。

RCMP2H – 定时器 2 重载 / 比较数据高字节

7	6	5	4	3	2	1	0
RCMP2H[7:0]							
读/写							

地址: CBH

复位值: 0000 0000b

位	名称	描述
7:0	RCMP2H[7:0]	定时器 2 重载/比较器高字节 当定时器2设定为比较模式，预存放高字节待比较数据。 当设定为自动重载，预存放高字节数据。

TL2 – 定时器2低字节

7	6	5	4	3	2	1	0
TL2[7:0]							
读/写							

地址: CCH, 页:0

复位值: 0000 0000b

位	名称	描述
7:0	TL2[7:0]	定时器 2 低字节数据 该寄存器存放16位定时器2实际计数的低8位字节数据。

PWM4L – PWM4占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM4[7:0]							
读/写							

地址: CCH, 页:1

复位值: 0000 0000b

位	名称	描述
7:0	PWM4[7:0]	PWM4 占空比低字节 该位与PWM4H搭配, 配置由PG4输出的占空比数据

TH2 – 定时器2高字节

7	6	5	4	3	2	1	0
TH2[7:0]							
读/写							

地址: CDH, 页:0

复位值: 0000 0000b

位	名称	描述
7:0	TH2[7:0]	定时器 2 高字节数据 该寄存器存放16位定时器2实际计数的高8位字节数据。

PWM5L – PWM5占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM5[7:0]							
读/写							

地址: CDH, 页:1

复位值: 0000 0000b

位	名称	描述
7:0	PWM5[7:0]	PWM5 占空比低字节 该位与PWM5H搭配, 配置由PG5输出的占空比数据

ADCMPPL – ADC比较值低位寄存器

7	6	5	4	3	2	1	0
-	-	-	-	ADCMP[3:0]			
				写/读			

地址: CEH

复位值: 0000 0000b

位	名称	描述
3:0	ADCMP[3:0]	ADC 比较值低位 ADC比较值低4位

ADCMPH – ADC比较值高位寄存器

7	6	5	4	3	2	1	0
ADCMP[11:4]							
写/读							

地址: CFH

复位值: 0000 0000b

位	名称	描述
7:0	ADCMP[11:4]	ADC比较值高字节 ADC比较值高字节8位内容

PSW – 编程状态字 (可位寻址)

7	6	5	4	3	2	1	0
CY	AC	F0	RS1	RS0	OV	F1	P
读/写	读/写	读/写	读/写	读/写	读/写	读/写	只读

地址: D0H

复位值: 0000 0000b

位	名称	描述																				
7	CY	高位进位标志 进行加法或减法操作时, 当前运算需要向高位进位或借位时, CY将置位, 否则清零。 在进行MUL 或 DIV运算时, CY始终为0。 CY受DA A指令影响, 用来表示是否初始BCD数大于100。 在CJNE指令中, 如果第一个无符号数的值小于第二个, 则CY置1, 否则清0。																				
6	AC	辅助进位标志 当前运算导致从半字节的低序第4位进位或借位, 该位置位, 否则清零。																				
5	F0	用户标志0. 可由用户置位或清零的通用标志。																				
4	RS1	寄存器页选择 这两位用来选择R0到R7位于四页中的哪一页: . <table style="margin-left: 40px;"> <tr> <td><u>RS1</u></td> <td><u>RS0</u></td> <td><u>寄存器页</u></td> <td><u>RAM 地址</u></td> </tr> <tr> <td style="text-align: center;">0</td> <td style="text-align: center;">0</td> <td style="text-align: center;">0</td> <td style="text-align: center;">00H 到 07H</td> </tr> <tr> <td style="text-align: center;">0</td> <td style="text-align: center;">1</td> <td style="text-align: center;">1</td> <td style="text-align: center;">08H 到 0FH</td> </tr> <tr> <td style="text-align: center;">1</td> <td style="text-align: center;">0</td> <td style="text-align: center;">2</td> <td style="text-align: center;">10H 到 17H</td> </tr> <tr> <td style="text-align: center;">1</td> <td style="text-align: center;">1</td> <td style="text-align: center;">3</td> <td style="text-align: center;">18H 到 1FH</td> </tr> </table>	<u>RS1</u>	<u>RS0</u>	<u>寄存器页</u>	<u>RAM 地址</u>	0	0	0	00H 到 07H	0	1	1	08H 到 0FH	1	0	2	10H 到 17H	1	1	3	18H 到 1FH
<u>RS1</u>	<u>RS0</u>		<u>寄存器页</u>	<u>RAM 地址</u>																		
0	0	0	00H 到 07H																			
0	1	1	08H 到 0FH																			
1	0	2	10H 到 17H																			
1	1	3	18H 到 1FH																			
3	RS0																					
2	OV	溢出标志 OV用于标示发生溢出。对于加法指令 ADD或ADDC指令中, 如果位6有进位而位7没进位, 或者位7有进位而位6没有进位, 则溢出标志置“1”, 反之清“0”。OV 也用于标示有符号数累加结果, 当两个正数相加, 或两个负数相加结果为负数时OV为1。对于减法指令SUBB, 当位6发生借位而位7没有, 或者位7发生借位而位6没有借位, 则溢出标志置“1”, 反之清“0”。OV也用于标示两个数相减时, 当一个正数加一负数结果为负, 或两个负数相减结果为负时。 对于MUL乘法指令, 当结果大于255 (00FFH)时, OV置1。反之清0。 对于DIV除法指令, 通常情况下OV为0。除非当B设定值为00H, 则A和B的返回值为随机值, 同时OV 置1。																				
1	F1	用户标志1 可由用户置位或清零的通用标志。																				

位	名称	描述
0	P	奇偶标志 当累加结果为奇数时，该标志置1，偶数时清0。其执行奇偶校验。

表 6-1. 指令对标志位的影响

指令	CY	OV	AC	指令	CY	OV	AC
ADD	X ^[1]	X	X	CLR C	0		
ADDC	X	X	X	CPL C	X		
SUBB	X	X	X	ANL C, bit	X		
MUL	0	X		ANL C, /bit	X		
DIV	0	X		ORL C, bit	X		
DA A	X			ORL C, /bit	X		
RRC A	X			MOV C, bit	X		
RLC A	X			CJNE	X		
SETB C	1						

[1] X表示根据指令的结果变化。

PWMPH – PWM周期寄存器高字节

7	6	5	4	3	2	1	0
PWMP[15:8]							
读/写							

地址：D1H

复位值：0000 0000b

位	名称	描述
7:0	PWMP[15:8]	PWM周期寄存器高字节 与PWMPPL搭配组成PWM周期信号

PWM0H – PWM0 占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM0[15:8]							
读/写							

地址：D2H

复位值：0000 0000b

位	名称	描述
7:0	PWM0[15:8]	PWM0 占空比数据高字节 该位与PWM0L搭配，配置由PG0输出的占空比数据

PWM1H – PWM1 占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM1[15:8]							
读/写							

地址: D3H

复位值: 0000 0000b

位	名称	描述
7:0	PWM1[15:8]	PWM1 占空比数据高字节 该位与PWM1L搭配, 配置由PG1输出的占空比数据

PWM2H – PWM2 占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM2[15:8]							
读/写							

地址: D4H

复位值: 0000 0000b

位	名称	描述
7:0	PWM2[15:8]	PWM2 占空比数据高字节 该位与PWM2L搭配, 配置由PG2输出的占空比数据

PWM3H – PWM3 占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM3[15:8]							
读/写							

地址: D5H

复位值: 0000 0000b

位	名称	描述
7:0	PWM3[15:8]	PWM3 占空比数据高字节 该位与PWM3L搭配, 配置由PG3输出的占空比数据

PNP – PWM 负极性寄存器

7	6	5	4	3	2	1	0
-	-	PNP5	PNP4	PNP3	PNP2	PNP1	PNP0
-	-	读/写	读/写	读/写	读/写	读/写	读/写

地址: D6H

复位值: 0000 0000b

位	名称	描述
n	PNPn	PWMn 负极性输出使能 0 = PWMn 输出按照设定直接输出到PWMn管脚 1 = PWMn 输出按照设定取反输出到PWMn管脚

FBD – PWM 故障刹车数据

7	6	5	4	3	2	1	0
FBF	FBINLS	FBD5	FBD4	FBD3	FBD2	FBD1	FBD0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: D7H

复位值: 0000 0000b

位	名称	描述
7	FBF	故障刹车标志位 当FBINEN设置为1, FB管脚上检测到符合FBINLS (FBD.6)设定的边沿信号后, 该位置1. 该位需要通过软件清0. 当FBF清0后, 故障刹车仍然不会释放PWM输出, 需要重新输出, 除非设置PWMRUN (PWMCON0.7)为1, 重新启动PWM输出.
6	FBINLS	FB 管脚输入选择 0 = 下降沿 1 = 上升沿
N	FBDn	PWMn 故障刹车数据 0 = 当故障发生时PWMn 信号输出为0 1 = 当故障发生时PWMn 信号输出为1

PWMCON0 – PWM 控制寄存器 0 (可位寻址)

7	6	5	4	3	2	1	0
PWMRUN	LOAD	PWMF	CLRPWM	-	-	-	-
读/写	读/写	读/写	读/写	-	-	-	-

地址: D8H

复位值: 0000 0000b

位	名称	描述
7	PWMRUN	PWM 运行使能位 0 = PWM 模块空闲 1 = PWM 开始运行
6	LOAD	PWM 载入新周期及占空比 该位用于载入周期及占空比所新设定的值. 当前一个PWM周期输出结束, 载入动作才会开始. 更改的周期及占空比值将在下一个周期展现. 当载入动作结束, 硬件自动将LOAD位清0. 这一特性会使得LOAD位写入及读出值可能不一致, 意义也不相同. <u>写:</u> 0 = 不动作. 1 = 载入之前在缓存内存入的周期及占空比值. <u>读:</u> 0 = 载入动作已完成 1 = 正在执行载入动作
5	PWMF	PWM 标志位 该位根据PWMINTC的INTSEL[2:0]及 INTTYP[1:0] 位来设定. 由软件清0.

位	名称	描述
4	CLRPWM	<p>清除 PWM计数器 该位置1, 会直接清零PWM16位计数器至0000H。当清除计数器动作完成, 硬件会自动将该位清0。这特性会使得CLRPWM位写入和读出值不一致, 意义也不相同。</p> <p><u>写:</u> 0 = 无动作。 1 = 清除16位PWM计数器。</p> <p><u>读:</u> 0 = PWM16位计数器已清除。 1 = 16位计数器内还有数值, 未清除。</p>

PWMPH – PWM周期寄存器高字节

7	6	5	4	3	2	1	0
PWMPH[7:0]							
读/写							

地址: D9H

复位值: 0000 0000b

位	名称	描述
7:0	PWMP[7:0]	<p>PWM 周期值低字节 该寄存器存储与PWMPH搭配存储PWM的周期值, 该位段为低字节</p>

PWM0L – PWM0占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM0L[7:0]							
读/写							

地址: DAH

复位值: 0000 0000b

位	名称	描述
7:0	PWM0[7:0]	<p>PWM0 占空比寄存器低字节 该位与PWM0H 搭配, 配置由PG0输出的占空比数据</p>

PWM1L – PWM/1占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM1L[7:0]							
读/写							

地址: DBH

复位值: 0000 0000b

位	名称	描述
7:0	PWM1[7:0]	<p>PWM1 占空比寄存器低字节 该位与PWM1H 搭配, 配置由PG1输出的占空比数据</p>

PWM2L – PWM2占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM2[7:0]							
读/写							

地址: DCH

复位值: 0000 0000b

位	名称	描述
7:0	PWM2[7:0]	PWM2 占空比寄存器低字节 该位与PWM2H 搭配, 配置由PG2输出的占空比数据

PWM3L – PWM3占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM3[7:0]							
读/写							

地址: DDH

复位值: 0000 0000b

位	名称	描述
7:0	PWM3[7:0]	PWM3 占空比寄存器低字节 该位与PWM3H 搭配, 配置由PG3输出的占空比数据

PIOCON0 – PWM 或 I/O选择寄存器

7	6	5	4	3	2	1	0
-	-	PIO05	PIO04	PIO03	PIO02	PIO01	PIO00
-	-	读/写	读/写	读/写	读/写	读/写	读/写

地址: DEH

复位值: 0000 0000b

位	名称	描述
5	PIO05	P0.3/PWM5管脚功能选择位 0 = P0.3/PWM5 管脚用作P0.3. 1 = P0.3/PWM5 管脚用作PWM5输出.
4	PIO04	P0.1/PWM4管脚功能选择位 0 = P0.1/PWM4 管脚用作P0.1. 1 = P0.1/PWM4 管脚用作PWM4输出.
3	PIO03	P0.0/PWM3管脚功能选择位 0 = P0.0/PWM3 管脚用作P0.0. 1 = P0.0/PWM3 管脚用作PWM3输出.
2	PIO02	P1.0/PWM2管脚功能选择位 0 = P1.0/PWM2 管脚用作P1.0. 1 = P1.0/PWM2 管脚用作PWM2输出.
1	PIO01	P1.1/PWM1管脚功能选择位 0 = P1.1/PWM1 管脚用作P1.1. 1 = P1.1/PWM1 管脚用作PWM1输出.

位	名称	描述
0	PIO00	P1.2/PWM0管脚功能选择位 0 = P1.2/PWM0 管脚用作P1.2. 1 = P1.2/PWM0 管脚用作PWM0输出.

PWMCON1 – PWM 控制寄存器 1

7	6	5	4	3	2	1	0
PWMMOD[1:0]		GP	PWMTYP	FBINEN	PWMDIV[2:0]		
读/写		读/写	读/写	读/写	读/写		

地址: DFH

复位值: 0000 0000b

位	名称	描述
5	GP	群组模式使能位 该位使能PWM群组模式。一旦使能，三对PWM的占空比由PWM01H 和 PWM01L决定，原本配置的数据失效。 0 = 未组成群组模式。 1 = 群组模式使能
2:0	PWMDIV[2:0]	PWM 时钟除频 该寄存器段用于配置PWM时钟频率预分频。 000 = 1/1. 001 = 1/2 010 = 1/4. 011 = 1/8. 100 = 1/16. 101 = 1/32. 110 = 1/64. 111 = 1/128.

A 或 ACC – 累加器 (可位寻址)

7	6	5	4	3	2	1	0
ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: E0H

复位值: 0000 0000b

位	名称	描述
7:0	ACC[7:0]	累加器 标准80C51 累加器

ADCCON1 – ADC控制寄存器1

7	6	5	4	3	2	1	0
-	STADCPX	-	-	ETGTYP[1:0]		ADCEX	ADCEN
-	读/写	-	-	读/写		读/写	读/写

地址：E1H

复位值：0000 0000b

位	名称	描述
6	STADCPX	外部启动ADC触发脚选择 0 = 分配 STADC 到 P0.4. 1 = 分配 STADC 到 P1.3. 注意：一旦该位置位或清0，STADC脚会立即转换。
3:2	ETGTYP[1:0]	外部触发信号类型选择 当 ADCEX (ADCCON1.1) 置1，该位决定响应外部触发的类型。 00 = PWM0/2/4 或 STADC 脚的下降沿。 01 = PWM0/2/4 或 STADC 脚的上升沿。 10 = 一个PWM周期的中点。 11 = 一个PWM周期的终点。 注PWM周期中点或终点触发仅适用于中心对齐模式的PWM输出。
1	ADCEX	ADC 触发启动信号选择位 该位决定启动ADC的触发条件 0 = 当软件设定ADCS位，启动AD转换 1 = 当软件设定ADCS位或外部触发信号启动AD转换。外部触发信号条件由寄存器ETGSEL[1:0] 及 ETGTYP[1:0]决定。注，当ADCS为1时（正在转换），外部触发信号不会影响ADC直到ADC转换结束，ADCS被硬件清0。
0	ADCEN	ADC 使能位 0 = ADC 转换电路关闭 1 = ADC 转换电路打开

ADCCON2 – ADC控制寄存器 2

7	6	5	4	3	2	1	0
ADFBEN	ADCMPOP	ADCMPEN	ADCMPO	-	-	-	ADCDLY.8
读/写	读/写	读/写	只读	-	-	-	读/写

地址：E2H

复位值：0000 0000b

位	名称	描述
7	ADFBEN	ADC比较结果响应故障刹车使能寄存器 0 = 关闭 1 = ADC 触发故障刹车功能打开 当比较结果 ADCMPO 为1触发故障刹车模块。即符合PWM故障刹车输出值后，硬件将清除 PWMRUN (PWMCAN0.7)，并终止PWM输出。当PWMRUN置1，PWM重新输出。
6	ADCMPOP	ADC比较器输出极性选择位 0 = 若ADCR[11:0]大于或等于ADCMP[11:0]., ADCMPO 为 1 1 = 若ADCR[11:0]小于ADCMP[11:0], ADCMPO 为 1

位	名称	描述
5	ADCM PEN	ADC 结果比较使能位 0 = ADC 结果比较功能关闭。 1 = ADC 结果比较功能打开。
4	ADCM PO	ADC比较结果输出位 该位输出ACMPOP设定比较输出的结果。每次AD转换结束都会更新输出。
0	ADCDLY.8	ADC 外部触发延时计数器数值 第8位 详见 ADCDLY 寄存器描述

ADCDLY – ADC外部触发延迟计数器

7	6	5	4	3	2	1	0
ADCDLY[7:0]							
读/写							

地址：E3H

复位值：0000 0000b

位	名称	描述
7:0	ADCDLY[7:0]	ADC 外部触发启动延迟计数器低位 该8位寄存器与ADCCON2.0组成9位计数器，用于在外部触发启动ADC之前加入一段延迟。延迟计数结束再开始ADC转换 $\text{外部延迟时间} = \frac{\text{ADCDLY}}{F_{\text{ADC}}}$ 注，该延迟仅当 ADCEX (ADCCON1.1) 置1时有效。如果启用PWM输出触发ADC功能，在PWM运行过程中不得更改ADCDLY计数值。

C0L – 捕获通道0低字节

7	6	5	4	3	2	1	0
C0L[7:0]							
读/写							

地址：E4H

复位值：0000 0000b

位	名称	描述
7:0	C0L[7:0]	捕获通道0 输入结果低字节 寄存器C0L是16位捕获通道0输入结果的低字节值

C0H – 捕获通道0高字节

7	6	5	4	3	2	1	0
C0H[7:0]							
读/写							

地址：E5H

复位值：0000 0000b

位	名称	描述
7:0	C0H[7:0]	捕获通道0 输入结果高字节 寄存器C0H是16位捕获通道0输入结果的高字节值

C1L – 捕获通道1低字节

7	6	5	4	3	2	1	0
C1L[7:0]							
读/写							

地址：E6H

复位值：0000 0000b

位	名称	描述
7:0	C1L[7:0]	捕获通道1 输入结果低字节 寄存器C1L是16位捕获通道1输入结果的低字节值

C1H – 捕获通道1高字节

7	6	5	4	3	2	1	0
C1H[7:0]							
读/写							

地址：E7H

复位值：0000 0000b

位	名称	描述
7:0	C1H[7:0]	捕获通道1 输入结果高字节 寄存器C1H是16位捕获通道1输入结果的高字节值

ADCCON0 – ADC控制寄存器0 (可位寻址)

7	6	5	4	3	2	1	0
ADCF	ADCS	ETGSEL1	ETGSEL0	ADCHS3	ADCHS2	ADCHS1	ADCHS0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：E8H

复位值：0000 0000b

位	名称	描述
7	ADCF	ADC标志位 当AD转换完成，该位置1。可读取到当前AD转换结果。该位为1时无法开始新一轮转换，需要软件清零。
6	ADCS	A/D 转换软件启动位 该位置1启动AD转换。在AD转换过程中该位保持为1，当转换结束硬件自动清0。这意味着写入ADCS的值和读出的不一定相符 <u>写:</u> 0 = 无动作. 1 = 开始AD转换 <u>读:</u> 0 = ADC 模块空闲状态 1 = ADC 模块工作中

位	名称	描述
5:4	ETGSEL[1:0]	外部触发源选择 当 ADGEX (ADCCON1.1) 为1, 该位选择外部触发ADC的来源 00 = PWM0. 01 = PWM2. 10 = PWM4. 11 = STADC 脚.
3:0	ADCHS[3:0]	A/D转换通道选择 该位用于选择ADC转换通道。当ADCEN 为 0所有输入无效。 0000 = AIN0. 0001 = AIN1. 0010 = AIN2. 0011 = AIN3. 0100 = AIN4. 0101 = AIN5. 0110 = AIN6. 0111 = AIN7 1000 =内部带隙电压(band-gap)1.22V. Others = 保留.

PICON – 管脚中断控制寄存器

7	6	5	4	3	2	1	0
PIT67	PIT45	PIT3	PIT2	PIT1	PIT0	PIPS[1:0]	
读/写	读/写	读/写	读/写	读/写	读/写	读/写	

地址: E9H

复位值: 0000 0000b

位	名称	描述
7	PIT67	管脚中断通道6 及 7 类型选择 该位用以配置管脚中断6和7产生中断的信号类型 0 = 电平触发 1 = 边沿触发
6	PIT45	管脚中断通道4 及 5 类型选择 该位用以配置管脚中断4和5产生中断的信号类型 0 = 电平触发 1 = 边沿触发
5	PIT3	管脚中断通道3 类型选择 该位用以配置管脚中断3产生中断的信号类型 0 = 电平触发 1 = 边沿触发
4	PIT2	管脚中断通道2 类型选择 该位用以配置管脚中断2产生中断的信号类型 0 = 电平触发 1 = 边沿触发
3	PIT1	管脚中断通道1 类型选择 该位用以配置管脚中断1产生中断的信号类型 0 = 电平触发 1 = 边沿触发

位	名称	描述
2	PIT0	管脚中断通道0 类型选择 该位用以配置管脚中断0产生中断的信号类型 0 = 电平触发 1 = 边沿触发
1:0	PIPS[1:0]	管脚中断端口选择 该位段选择管脚中断所用8位端口 00 = 端口0. 01 = 端口1. 10 = 端口2. 11 = 端口3.

PINEN – 管脚中断反相特性使能

7	6	5	4	3	2	1	0
PINEN7	PINEN6	PINEN5	PINEN4	PINEN3	PINEN2	PINEN1	PINEN0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：EAH

复位值：0000 0000b

位	名称	描述
n	PINENn	通道n管脚中断反相特性选择使能位 该位用以使能低电平/下降沿触发中断。至于是电平还是边沿，由PICON寄存器的PITn位决定 0 = 关闭中断 1 = 低电平/下降沿触发.

PIPEN – 管脚触发正相特性使能

7	6	5	4	3	2	1	0
PIPEN7	PIPEN6	PIPEN5	PIPEN4	PIPEN3	PIPEN2	PIPEN1	PIPEN0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：EBH

复位值：0000 0000b

位	名称	描述
n	PIPENn	管脚中断正相特性选择使能位 该位用以使能高电平/上升沿触发中断。至于是电平还是边沿，由PICON寄存器的PITn位决定 0 = 关闭中断 1 = 高电平/上升沿触发.

PIF – 管脚中断标志寄存器

7	6	5	4	3	2	1	0
PIF7	PIF6	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0
只读 (电平) 读/写(边沿)	只读 (电平) 读/写(边沿)	只读 (电平) 读/写(边沿)	只读 (电平) 读/写(边沿)	只读 (电平) 读/写(边沿)	只读 (电平) 读/写(边沿)	只读 (电平) 读/写(边沿)	只读 (电平) 读/写(边沿)

地址: ECH

复位值: 0000 0000b

位	名称	描述
n	PIFn	通道n管脚中断标志位 如果选择边沿触发有效, 当通道的产生边沿跳变信号进入中断, 该标志置1, 需要由软件清除。 如果选择电平触发有效, 该标志根据管脚上对应的电平变换, 软件无法控制该位。

C2L – 捕获通道2低字节

7	6	5	4	3	2	1	0
C2L[7:0]							
读/写							

地址: EDH

复位值: 0000 0000b

位	名称	描述
7:0	C2L[7:0]	捕获通道2 输入结果低字节 寄存器C2L是16位捕获通道2输入结果的低字节值

C2H – 捕获通道2高字节

7	6	5	4	3	2	1	0
C2H[7:0]							
读/写							

地址: EEH

复位值: 0000 0000b

位	名称	描述
7:0	C2H[7:0]	捕获通道2 输入结果高字节 寄存器C2H是16位捕获通道2输入结果的高字节值

EIP – 扩展中断优先级寄存器^[3]

7	6	5	4	3	2	1	0
PT2	PSPI	PFB	PWDT	PPWM	PCAP	PPI	PI2C
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：EFH

复位值：0000 0000b

位	名称	描述
7	PT2	定时器2中断优先级低位
6	PSPI	SPI中断优先级低位
5	PFB	故障刹车中断优先级低位
4	PWDT	WDT中断优先级低位
3	PPWM	PWM中断优先级低位
2	PCAP	定时器输入捕获中断优先级低位
1	PPI	引脚中断优先级低位
0	PI2C	I ² C中断优先级低位

[3] EIP使用时结合EIPH一起决定每个中断源的优先级的。详见[表20-2.确认中断优先级](#)。

B – B 寄存器 (可位寻址)

7	6	5	4	3	2	1	0
B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：F0H

复位值：0000 0000b

位	名称	描述
7:0	B[7:0]	B 寄存器 标准80C51 B累加器，常用乘法除法指令

CAPCON3 – 输入捕获控制寄存器3

7	6	5	4	3	2	1	0
CAP13	CAP12	CAP11	CAP10	CAP03	CAP02	CAP01	CAP00
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：F1H

复位值：0000 0000b

位	名称	描述
[7:4]	CAP1[3:0]	输入捕获通道1输入引脚选择 0000 = P1.2/IC0 0001 = P1.1/IC1 0010 = P1.0/IC2 0011 = P0.0/IC3 0100 = P0.4/IC3 0101 = P0.1/IC4 0110 = P0.3/IC5 0111 = P0.5/IC6 1000 = P1.5/IC7 其它 = P1.2/IC0
[3:0]	CAP0[3:0]	输入捕获通道0输入引脚选择 0000 = P1.2/IC0 0001 = P1.1/IC1 0010 = P1.0/IC2 0011 = P0.0/IC3 0100 = P0.4/IC3 0101 = P0.1/IC4 0110 = P0.3/IC5 0111 = P0.5/IC6 1000 = P1.5/IC7 其它 = P1.2/IC0

CAPCON4 – 输入捕获控制寄存器4

7	6	5	4	3	2	1	0
-	-	-	-	CAP23	CAP22	CAP21	CAP20
-	-	-	-	读/写	读/写	读/写	读/写

地址：F2H

复位值：0000 0000b

位	名称	描述
[3:0]	CAP2[3:0]	输入捕获通道2输入引脚选择 0000 = P1.2/IC0 0001 = P1.1/IC1 0010 = P1.0/IC2 0011 = P0.0/IC3 0100 = P0.4/IC3 0101 = P0.1/IC4 0110 = P0.3/IC5 0111 = P0.5/IC6 1000 = P1.5/IC7 其它 = P1.2/IC0

SPCR – SPI控制寄存器

7	6	5	4	3	2	1	0
SSOE	SPIEN	LSBFE	MSTR	CPOL	CPHA	SPR1	SPR0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: F3H, 页: 0

复位值: 0000 0000b

位	名称	描述
7	SSOE	从机选择输出使能位 该位搭配DISMODF (SPSR.3) 用于定义管脚, 该位仅在MSTR=1和DISMODF=1的条件下有效。 0 = SS 作为普通 I/O. 1 = SS 选择外部从机驱动, 自动拉低, 总线进入空闲模式时变高
6	SPIEN	SPI 使能 0 = 关闭SPI功能. 1 = 打开SPI功能.
5	LSBFE	LSB 优先使能 0 = SPI 优先传输最高位MSB数据 1 = SPI 优先传输最低位LSB数据
4	MSTR	使能主机模式 该位用于切换SPI工作于主机与从机模式. 0 = SPI 配置为从机模式. 1 = SPI 配置为主机模式.
3	CPOL	SPI 时钟极性选择 CPOL位定义在SPI总线在空闲模式时钟脚的电平状态。详见 图14-4. SPI. 0 = SPI时钟在空闲模式时低电平. 1 = SPI时钟在空闲模式时高电平.
2	CPHA	SPI 时钟相位选择 CPHA 位定义在采样所用时钟边沿。详见 图14-4. SPI 0 = SPI在时钟第一个边沿采样数据。 1 = SPI在时钟第二个边沿采样数据。

SPCR2 – SPI控制寄存器2

7	6	5	4	3	2	1	0
-	-	-	-	-	-	SPIS1	SPIS0
-	-	-	-	-	-	读/写	读/写

地址: F3H, 页: 1

复位值: 0000 0000b

位	名称	描述
7:2	-	保留位

位	名称	描述																																													
1:0	SPIS[1:0]	<p>SPI在相邻字节之间的间隔时间选择 SPIS[1:0] 和CPHA 搭配确定SPI在相邻字节之间的间隔时间选择, 如下:</p> <table border="1"> <thead> <tr> <th>CPHA</th> <th>S</th> <th>IS1</th> <th>SPIS0</th> <th>PI cloc</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0.5</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>1</td><td>1.0</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td><td>1.5</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td><td>2.0</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1.0</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td><td>1.5</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td><td>2.0</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td><td>2.5</td></tr> </tbody> </table> <p>SPIS[1:0]只在主机模式有效 (MSTR = 1)。</p>	CPHA	S	IS1	SPIS0	PI cloc	0	0	0	0	0.5	0	0	1	1	1.0	0	1	0	0	1.5	0	1	1	1	2.0	1	0	0	0	1.0	1	0	1	1	1.5	1	1	0	0	2.0	1	1	1	1	2.5
CPHA	S	IS1	SPIS0	PI cloc																																											
0	0	0	0	0.5																																											
0	0	1	1	1.0																																											
0	1	0	0	1.5																																											
0	1	1	1	2.0																																											
1	0	0	0	1.0																																											
1	0	1	1	1.5																																											
1	1	0	0	2.0																																											
1	1	1	1	2.5																																											

SPSR – SPI 状态寄存器

7	6	5	4	3	2	1	0
SPIF	WCOL	SPIOVF	MODF	DISMODF	-	-	-
读/写	读/写	读/写	读/写	读/写	-	-	-

地址: F4H

复位值: 0000 0000b

位	名称	描述
7	SPIF	<p>SPI传输完成标志 在SPI数据传输完成或接收到的数据移入到SPI读缓冲时, 该位通过硬件设置为1. 如果使能 ESPI (EIE .6) 和 EA, SPI中断请求. 该位必须由软件清零. 如果SPIF置1, 禁止向SPDR写入</p>
6	WCOL	<p>写冲突位 该位表示写冲突事件. 一旦发生写冲突事件, 该位被置位, 必须通过软件清零.</p>
5	SPIOVF	<p>SPI 溢出标志 该位表示溢出事件, 一旦发生溢出, 该位置位, 如果使能ESPI 和 EA, SPI请求中断. 该位必须由软件清零</p>
4	MODF	<p>模式错误中断状态标志 该位表示模式错误事件. 如果 \overline{SS} 配置成模式错误输入(MSTR=1且DISMODF=0) 和 \overline{SS} 被外部器件拉低, 产生模式错误. MODF将被置1. 如果使能 ESPI 和 EA, SPI中断请求. 该位必须由软件清零</p>
3	DISMODF	<p>禁止模式错误检测. 该位结合SSOE (SPCR.7) 位用于决定\overline{SS} 的特征. DISMODF仅在主机模式下有效 (MSTR = 1)详见表 14-1. 0 = 使能模式错误检测. \overline{SS} 为模式错误检测的输入脚, 不管SSOE 1 = 禁止模式错误检测. \overline{SS} 的特征依赖SSOE 位</p>

SPDR – SPI 数据寄存器

7	6	5	4	3	2	1	0
SPDR[7:0]							
读/写							

地址：F5H

复位值：0000 0000b

位	名称	描述
7:0	SPDR[7:0]	串行外设数据寄存器 该字节为SPI总线上传输或接收的数据。对该字节执行写入，是对移位寄存器写操作。读取这个字节，实际上是从一个缓冲区读取数据。在主机模式，读该寄存器，初始化同时传输和接收一个字节。

AINDIDS – ADC 通道数字输入功能关闭

7	6	5	4	3	2	1	0
P11DIDS	P03DIDS	P04DIDS	P05DIDS	P06DIDS	P07DIDS	P30DIDS	P17DIDS
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：F6H

复位值：0000 0000b

位	名称	描述
n	PnnDIDS	ADC 通道数字输入功能关闭 0 = ADC 通道n数字输入功能打开 1 = ADC 通道n数字输入功能关闭。ADC通道n读取始终为0

EIPH – 扩展中断优先级高位寄存器^[4]

7	6	5	4	3	2	1	0
PT2H	PSPIH	PFBH	PWDTH	PPWMH	PCAPH	PPIH	PI2CH
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：F7H

复位值：0000 0000b

位	名称	描述
7	PT2H	定时器2中断优先级高位
6	PSPIH	SPI中断优先级高位
5	PFBH	故障刹车中断优先级高位
4	PWDTH	WDT中断优先级高位
3	PPWMH	PWM中断优先级高位
2	PCAPH	定时器输入捕获中断优先级高位
1	PPIH	引脚中断优先级高位
0	PI2CH	I ² C中断优先级高位

[4] EIPH使用时结合EIP一起决定每个中断源的优先级的。详见 [表20-2中断优先级设置](#) 确认中断优先级

SCON_1 – 串口1控制寄存器 (可位寻址)

7	6	5	4	3	2	1	0
SM0_1/FE_1	SM1_1	SM2_1	REN_1	TB8_1	RB8_1	TI_1	RI_1
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: F8H

复位值: 0000 0000b

位	名称	描述
7	SM0_1/FE_1	串口1模式选择
6	SM1_1	<p><u>SMOD0_1 (T3CON.6) = 0:</u> 详见 图13-2.</p> <p><u>SMOD0_1 (T3CON.6) = 1:</u> SM0_1/FE_1用于标示帧错误 (FE) 状态位。由软件清除。 0 = 没有帧错误 (FE) 1 = 检测到帧错误 (FE)</p>
5	SM2_1	<p>串口1处理通讯模式选择 该位功能取决于串口1模式</p> <p><u>模式0:</u> 无效果</p> <p><u>模式1:</u> 该位检查有效停止位。 0 = 接收有效不管停止位是否有逻辑电平。 1 = 当接收到的数据帧停止位为1, 且接收地址与本机地址匹配或接收到的为广播地址时, 接收数据有效</p> <p><u>模式2 或 3:</u> 对于多机通信。 0 = 接收有效不管第9位是否有逻辑电平。 1 = 当接收到的数据帧第9位为1, 且接收地址与本机地址匹配或接收到的为广播地址时, 接收数据有效</p>
4	REN_1	<p>串口1接收使能 0 = 关闭串口1接收功能。 1 = 打开串口1在模式1, 2或3模式下的接收功能。 模式0下, 打开接收, 需配置REN_1=1及RI_1=0</p>
3	TB8_1	<p>串口1第9位发送位 串口1在模式2和3中要被发送的第九位数据。在模式0和1中, 不支持该功能。</p>
2	RB8_1	<p>串口1第9位接收位 串口1在模式2或3中接收到的第九位数据。模式1下, 若SM2_1 = 0则RB8_1是接收到的停止位。模式0下该位无意义。</p>
1	TI_1	<p>串口1发送中断标志位 发送中断标志: 模式0下该标志由硬件在发送完8位数据后置1, 而在其它模式下, 串行发送到最后一位数据时置位。当该位中断使能, 发生中断后会转至中断子程序。该位必须由软件来清除。</p>
0	RI_1	<p>串口1接收中断标志 模式0下该标志由硬件置位, 当串口发生帧错误接收到第8位, 该位置位; 模式1, 2或3中接收到停止位(stop bit), 使该位置位。当SM2_1被限制的情况例外。当串口1中断使能, 该位置位会转跳到中断子程序运行。该位必须由软件来清除。</p>

PD TEN – PWM 死区使能寄存器(TA 保护)

7	6	5	4	3	2	1	0
-	-	-	PDTCNT.8	-	PDT45EN	PDT23EN	PDT01EN
-	-	-	读/写	-	读/写	读/写	读/写

地址: F9H

复位值: 0000 0000b

位	名称	描述
4	PDTCNT.8	PWM 8位死区时间计数器 详见 PDTCNT 寄存器.
2	PDT45EN	PWM4/5 死区时间使能位 仅当PWM4/5配置位互补模式, 死区功能才会生效。 0 = GP4/GP5信号无延时 1 = 在GP4/GP5信号上升沿加入死区时间延时
1	PDT23EN	PWM2/3 死区时间使能位 仅当PWM2/3配置位互补模式, 死区功能才会生效。 0 = GP2/GP3信号无延时 1 = 在GP2/GP3信号上升沿加入死区时间延时
0	PDT01EN	PWM0/1 死区时间使能位 仅当PWM0/1配置位互补模式, 死区功能才会生效。 0 = GP0/GP1信号无延时 1 = 在GP0/GP1信号上升沿加入死区时间延时

PD TCNT – PWM 死区时间计数器(TA 保护)

7	6	5	4	3	2	1	0
PDTCNT[7:0]							
读/写							

地址: FAH

复位值: 0000 0000b

位	名称	描述
7:0	PDTCNT[7:0]	PWM 死区时间计数器低字节 该8位寄存器与PD TEN.4 组成9位PWM死区时间计数器PDTCNT。该计数器仅当PWM设定位互补模式, 且有效死区使能位已设置时有效。 $\text{PWM 死区时间} = \frac{\text{PDTCNT} + 1}{F_{\text{sys}}}$ 注在PWM运行过程中, 请勿更改PDTCNT的值

PMEN – PWM 输出掩码控制

7	6	5	4	3	2	1	0
-	-	PMEN5	PMEN4	PMEN3	PMEN2	PMEN1	PMEN0
-	-	读/写	读/写	读/写	读/写	读/写	读/写

地址: FBH

复位值: 0000 0000b

位	名称	描述
n	PMENn	PWMn 输出掩码使能位 0 = PWMn 信号输出 1 = PWMn 根据PMDn设定的电位值掩码

PMD – PWM 掩码数据寄存器

7	6	5	4	3	2	1	0
-	-	PMD5	PMD4	PMD3	PMD2	PMD1	PMD0
-	-	读/写	读/写	读/写	读/写	读/写	读/写

地址: FCH

复位值: 0000 0000b

位	名称	描述
n	PMDn	PWMn 掩码数据寄存器 一旦相应的PMENn 被设置, PWMn 信号输出掩码电平准位值 0 = PWMn 掩码, 输出低电平 1 = PWMn 掩码, 输出高电平

EIP1 – 扩展中断优先级寄存器1^[5]

7	6	5	4	3	2	1	0
-	-	-	-	-	PWKT	PT3	PS_1
-	-	-	-	-	读/写	读/写	读/写

地址: FEH, 页: 0

复位值: 0000 0000b

位	名称	描述
2	PWKT	WKT 中断优先级低位
1	PT3	定时器3 中断优先级低位
0	PS_1	串口1 中断优先级低位

[5] EIP1使用时结合EIPH1一起决定每个中断源的优先级的。详见 [表20-2.中断优先级设置](#) 确认中断优先级

EIPH1 – 扩展中断优先级高位寄存器1^[6]

7	6	5	4	3	2	1	0
-	-	-	-	-	PWKTH	PT3H	PSH_1
-	-	-	-	-	读/写	读/写	读/写

地址: FFH, 页: 0

复位值: 0000 0000b

位	名称	描述
2	PWKTH	WKT 中断优先级高位

位	名称	描述
1	PT3H	定时器3 中断优先级高位
0	PSH_1	串口1 中断优先级高位

[6] EIPH1使用时结合EIP1一起决定每个中断源的优先级的。详见 [表20-2.中断优先级设置](#) 确认中断优先级

7. I/O 端口结构及工作模式

N76E003最多支持26个可位寻址的通用I/O引脚，分成4组 P0 到 P3 。每一个端口有它的端口控制寄存器(Px)。端口控制寄存器的写和读有不同的意思。写端口控制寄存器设置输出锁存逻辑值，读端口引脚的逻辑状态。所有I/O引脚（除P2.0）可以被软件独立配置成四种I/O模式中的一种。这四种模式是准双向模式（标准8051端口结构）、推挽输出、输入和高阻模式。每一个端口通过两个特殊功能寄存器 PxM1 和 PxM2来选择端口Px的I/O模式。下表指示如何选择Px.n的I/O模式。注意任何复位之后，默认的配置是高阻输入模式。

表 7-1. 配置不同的I/O模式

PxM1.n	PxM2.n	I/O 类型
0	0	准双向
0	1	推挽输出
1	0	输入 (高阻)
1	1	开漏

所有I/O引脚可以通过PxS寄存器里对应的位选择为TTL电平输入或施密特触发输入 。施密特触发输入有更好的抗干扰能力。所有的I/O引脚可通过软件选择位控制，斜率输出能力。输出斜率控制寄存器是 PxSR。默认是慢斜率。如果用户想要增加I/O引脚输出速率，设置PxSR的相应位，将斜率设置成高速输出。

当配置RPD (CONFIG0.2) 为0，P2.0被配置为输入引脚。同时P2.0将永远在输入模式和施密特触发模式，通过P20UP (P2S.7)使能内部上拉电阻。如果RPD未编程，P2.0作为外部复位引脚，P2.0作为管脚功能无效，由于作为复位脚，内部上拉电阻始终有效，此种状态下读取P2.0的值始终为0。

7.1 准双向模式

准双向模式作为标准8051的I/O结构，可以同时用作输入和输出。当端口输出逻辑高时，驱动能力较弱，同时允许外部器件将电平拉低。当引脚被拉低时有强驱动能力，会吸收大电流。在准双向I/O 结构中，有三个上拉MOS管，适应不同的应用。其中一个上拉叫做特弱上拉，当端口锁定在逻辑1时，打开特弱上拉，特弱上拉有很小电流将引脚拉高。

第二种上拉为“弱上拉”，当外部端口引脚自身处于逻辑1时打开。这种上拉提供源电流以使准双向引脚输出1。如果引脚为逻辑1，被外部器件拉低，“弱上拉”关闭，仅有“特弱上拉”打开。此时要将引脚拉低，外部器件要有足够的灌电流(大于 I_{TL})以克服“弱上拉”，并使端口的电压低于输入门限电压(低于 V_{IL})。

第三种上拉为“强上拉”。这种上拉用于在准双向口引脚上，加速端口电平由逻辑0转为逻辑1的转换速度。当这种情况发生时，打开强上拉用两个CPU时钟的时间快速地将端口引脚拉高。然后就关闭，弱上拉和特弱上拉继续保持该端口引脚为高。准双向端口结构如下所示。




图 7-1. 准双向模式结构

7.2 推挽模式

推挽输出模式与准双向输出模式有相同的下拉结构。当端口锁定为1时，提供持续的强上拉。推挽输出模式用于需要从端口输出大电流时的应用。




图 7-2. 推挽模式结构图

7.3 输入高阻模式

输入模式提供真实的高阻输入路径。虽然准双向模式也可以作为输入引脚，但是它需要相对强的输入源。输入模式的好处是减少在逻辑0时电流的消耗，如果是准双向模式，逻辑0时总是消耗来自V_{DD}的电流。用户需要注意的是，输入模式应该由外部设备或电阻提供一个确定的电平。悬浮的引脚在掉电状态下会引起漏电。




图 7-3. 输入高阻模式结构图

7.4 开漏模式

开漏输出配置关闭所有内部上拉，当端口锁定为逻辑0时，仅打开驱动端口的下拉晶体管。当端口锁存为逻辑1时，它就和输入模式一样。通常用于I2C输出线上，开漏引脚需要加一个外部上拉电阻，典型连一个电阻到V_{DD}。用户需要注意的是，开漏模式输出逻辑1的时候，应该由外部设备或电阻提供一个确定的电平。悬浮的引脚在掉电状态下会引起漏电。




图 7-4. 开漏模式结构图

7.5 读-修改-写 指令

从SFR或内部RAM读一个字节，修改它，并重新写回去的指令，叫做读-修改-写指令。当目标是一个I/O端口或一个端口位，这些指令读内部输出锁存而不是外部引脚的状态，这种指令读端口SFR的值，修改它并写回到SFR端口。所有读-修改-写的指令如下所列：

指令	描述
ANL	逻辑 与. (ANL direct, A and ANL direct, #data)
ORL	逻辑 或. (ORL direct, A and ORL direct, #data)
XRL	逻辑 异或 OR. (XRL direct, A and XRL direct, #data)

JBC		if bit = 1 转跳指令并清除. (JBC bit, rel)
CPL		位取反. (CPL bit)
INC		加一指令. (INC direct)
DEC		减一指令. (DEC direct)
DJNZ		减一不为零转跳指令. (DJNZ direct, rel)
MOV	bit, C	移进位标志到位. (MOV bit, C)
CLR	bit	清位. (CLR bit)
SETB	bit	置位. (SETB bit)

最后三条指令看似不是明显的读-修改-写指令，实际它们就是读-修改-写指令。可以读整个端口锁定值，修改改变位，写入新的值。

7.6 管脚控制寄存器

N76E003有许多I/O控制寄存器提供灵活的各种应用。和I/O端口相关的SFRs可以分类成四组：输入输出控制，输出模式控制、输入类型和灌电流控制，输出斜率控制。所有SFRs如下所列：

7.6.1 输入输出数据控制

这些寄存器是I/O输入输出数据缓存。读获取I/O输入的数据。写驱动数据输出，所有这些寄存器都是可位寻址的。

P0 – 端口 0 (可位寻址)

7	6	5	4	3	2	1	0
P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：80H

复位值：1111 1111b

位	名称	描述
7:0	P0[7:0]	端口 0 端口 0 是 8-bit 通用 I/O 端口。

P1 – 端口 1 (可位寻址)

7	6	5	4	3	2	1	0
P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: 90H

复位值: 1111 1111b

位	名称	描述
7:0	P1[7:0]	端口 1 端口 1 是 8-bit 通用 I/O 端口。

P2 – 端口 2 (可位寻址)

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	P2.0
只读	只读	只读	只读	只读	只读	只读	只读

地址: A0H

复位值: 0000 000Xb

位	名称	描述
7:1	0	保留位 始终为0.
0	P2.0	端口 2 第 0 位 当RPD (CONFIG0.2)=0, P2.0为输入高阻管脚。当RPD没有被编程时, P2.0读取始终为0

P3 – 端口 3 (可位寻址)

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	P3.0
只读	只读	只读	只读	只读	只读	只读	读/写

地址: B0H

复位值: 0000 0001b

位	名称	描述
7:1	0	保留位 始终为0.
0	P3.0	端口 3 第 0 位 当采用内部振荡器作为系统时钟时, P3.0可用作普通管脚使用。 如果没有采用内部振荡器作为系统时钟, P3.0引脚用作OSCIN, 此时对P3.0写入数值无效, 且P3.0读取值始终为0。

7.6.2 输出模式控制

这些寄存器控制输出模式。配置为输出模式在四种模式中: 输入模式、准双向模式、推挽或开漏模式。

每一个引脚可以独立地配置。对P2.0引脚, 有一个上拉电阻控制位是P2S.7。

P0M1 –端口 0 模式选择1^[1]

7	6	5	4	3	2	1	0
P0M1.7	P0M1.6	P0M1.5	P0M1.4	P0M1.3	P0M1.2	P0M1.1	P0M1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B1H, 页: 0

复位值: 1111 1111b

位	名称	描述
7:0	P0M1[7:0]	端口0 模式选择1

P0M2 –端口 0 模式选择 2^[1]

7	6	5	4	3	2	1	0
P0M2.7	P0M2.6	P0M2.5	P0M2.4	P0M2.3	P0M2.2	P0M2.1	P0M2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B2H, 页: 0

复位值: 0000 0000b

位	名称	描述
7:0	P0M2[7:0]	端口0 模式选择2

[1] P0M1 和 P0M2 结合用于决定P0每个引脚的I/O模式, 见表 7-1..

P1M1 –端口 1 模式选择1^[2]

7	6	5	4	3	2	1	0
P1M1.7	P1M1.6	P1M1.5	P1M1.4	P1M1.3	P1M1.2	P1M1.1	P1M1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B3H, 页: 0

复位值: 1111 1111b

位	名称	描述
7:0	P1M1[7:0]	端口1 模式选择1

P1M2 –端口 1 模式选择2^[2]

7	6	5	4	3	2	1	0
P1M2.7	P1M2.6	P1M2.5	P1M2.4	P1M2.3	P1M2.2	P1M2.1	P1M2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B4H, 页: 0

复位值: 0000 0000b

位	名称	描述
7:0	P1M2[7:0]	端口1 模式选择2

[2] P1M1 和 P1M2 结合用于决定P1每个引脚的I/O模式, 见表 7-1..

P2S – P20 设置及定时器0/1输出使能

7	6	5	4	3	2	1	0
P20UP	-	-	-	T1OE	T0OE	-	P2S.0
读/写	-	-	-	读/写	读/写	-	读/写

地址: B5H

复位值: 0000 0000b

位	名称	描述
7	P20UP	P2.0 上拉使能位 0 = P2.0 上拉功能关闭. 1 = P2.0 上拉功能打开. 仅当 RPD (CONFIG0.2) =0 时, 该位有效。当配置为 $\overline{\text{RST}}$ 复位脚时, 内部上拉电阻始终有效

P3M1 –端口 3 模式选择 1

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	P3M1.0 ^[3]
-	-	-	-	-	-	-	读/写

地址: ACH, 页: 0

复位值: 0000 0001b

位	名称	描述
0	P3M1.0	端口3 模式选择1

P3M2 –端口 3 模式选择 2

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	P3M2.0 ^[3]
-	-	-	-	-	-	-	读/写

地址: ADH, 页: 0

复位值: 0000 0000b

位	名称	描述
0	P3M2.0	端口3 模式选择2

[3] P3M1 和 P3M2 结合用于决定P3每个引脚的I/O模式, 见[表 7-1](#)。

7.6.3 输入类型

每一个 I/O 引脚可以独立地配置成TTL输入或施密特触发输入。注意所有PxS 寄存器通过切换SFR页到页1来访问。

P0S – 端口 0 施密特触发输入

7	6	5	4	3	2	1	0
P0S.7	P0S.6	P0S.5	P0S.4	P0S.3	P0S.2	P0S.1	P0S.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：B1H, 页：1

复位值：0000 0000b

位	名称	描述
n	P0S.n	P0.n 施密特触发输入使能位 0 = P0.n TTL电平输入. 1 = P0.n 施密特触发输入.

P1S – 端口 1 施密特触发输入

7	6	5	4	3	2	1	0
P1S.7	P1S.6	P1S.5	P1S.4	P1S.3	P1S.2	P1S.1	P1S.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：B3H, 页：1

复位值：0000 0000b

位	名称	描述
7	P1S.7	P1.7施密特触发输入功能 0 = P1.7 TTL 电平输入 1 = P1.7 施密特触发输入
6	P1S.6	P1.6施密特触发输入功能 0 = P1.6 TTL 电平输入 1 = P1.6 施密特触发输入
5	P1S.5	P1.5施密特触发输入功能 0 = P1.5 TTL 电平输入 1 = P1.5 施密特触发输入
4	P1S.4	P1.4施密特触发输入功能 0 = P1.4 TTL 电平输入 1 = P1.4 施密特触发输入
3	P1S.3	P1.3施密特触发输入功能 0 = P1.3 TTL 电平输入 1 = P1.3 施密特触发输入
2	P1S.2	P1.2施密特触发输入功能 0 = P1.2 TTL 电平输入 1 = P1.2 施密特触发输入
1	P1S.1	P1.1施密特触发输入功能 0 = P1.1 TTL 电平输入 1 = P1.1 施密特触发输入
0	P1S.0	P1.0施密特触发输入功能 0 = P1.0 TTL 电平输入 1 = P1.0 施密特触发输入

P2S – P20 设置及定时器0/1输出使能

7	6	5	4	3	2	1	0
P20UP	-	-	-	T1OE	T0OE	-	P2S.0
读/写	-	-	-	读/写	读/写	-	读/写

地址: B5H

复位值: 0000 0000b

位	名称	描述
0	P2S.0	P2.0 施密特触发输入功能 0 = P2.0 TTL 电平输入 1 = P2.0 施密特触发输入

P3S –端口 3 施密特触发输入

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	P3S.0
-	-	-	-	-	-	-	读/写

地址: ACH, 页: 1

复位值: 0000 0000b

位	名称	描述
0	P3S.0	P3.0 施密特触发输入功能 0 = P3.0 TTL 电平输入 1 = P3.0 施密特触发输入

7.6.4 输出斜率控制

N76E003可单独控制管脚输出斜率。默认情况下, 管脚采用普通斜率模式。当用户切换到高速斜率模式时, 每个管脚斜率可看到显著变化。注更改PxSR寄存器需要将SFR页切换到页1。

P0SR –端口 0 斜率控制

7	6	5	4	3	2	1	0
P0SR.7	P0SR.6	P0SR.5	P0SR.4	P0SR.3	P0SR.2	P0SR.1	P0SR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B2H, 页: 1

复位值: 0000 0000b

位	名称	描述
n	P0SR.n	P0.n 斜率控制 0 = P0.n 普通输出 1 = P0.n 高速输出

P1SR –端口 1 斜率控制

7	6	5	4	3	2	1	0
P1SR.7	P1SR.6	P1SR.5	P1SR.4	P1SR.3	P1SR.2	P1SR.1	P1SR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：B4H, 页：1

复位值：0000 0000b

位	名称	描述
n	P1SR.n	P1.n 斜率控制 0 = P1.n 普通输出 1 = P1.n 高速输出

P3SR –端口 3 斜率控制

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	P3SR.0
-	-	-	-	-	-	-	读/写

地址：ADH, 页：1

复位值：0000 0000b

位	名称	描述
0	P3SR.0	P3.n 斜率控制 0 = P3.n 普通输出 1 = P3.n 高速输出

8. 定时器/计数器 0和1

N76E003系列定时器/计数器 0和1是2个16位定时器/计数器。每个都是由两个8位的寄存器组成的16位计数寄存器。对于定时器/计数器0，高8位寄存器是TH0、低8位寄存器是TL0。同样定时器/计数器1也有两个8位寄存器，TH1和TL1。TCON和TMOD可以配置定时器/计数器0和1的工作模式。

通过TMOD中的C/ \bar{T} 位来选择定时器或计数器功能。每个定时器/计数器都有选择位，TMOD的第2位选择定时器/计数器0功能，TMOD的第6位选择定时器/计数器1功能。

将它们设置为定时器后，定时器将对系统时钟周期计数。定时器0通过设置T0M(CKCON.3)位，定时器1通过设置T1M(CKCON.4)位，来选择定时器时钟是系统时钟(F_{sys})的12分频或直接是系统时钟。在计数器模式下，每当检测到外部输入脚T0上的下降沿，计数寄存器的内容就会加一。如果在一个时钟周期采样到高电平，在下一个时钟周期采样到低电平，那么T0或T1引脚就会确认为一个由高到低的跳变。

当有定时器溢出发生，定时器0和1能配置引脚T0/T1自动翻转输出。这个功能通过设P2S寄存器的T0OE和T1OE来设置，分别对应于定时器0和定时器1。当打开这个功能，输出端口在第一个定时溢出之前输出逻辑1。为确保此模式功能，C/ \bar{T} 位应该被清除并且选择系统时钟作为定时器的时钟源。

注意：TH0(TH1)和TL0(TL1)是独立分开访问。需要特别注意，在模式0或模式1下时，当读/写TH0(TH1)和TL0(TL1)之前，必须清除TR0(TR1)来停止计时。否则将产生不可预料的结果。

TMOD – 定时器 0 和 1 模式寄存器

7	6	5	4	3	2	1	0
GATE	C/ \bar{T}	M1	M0	GATE	C/ \bar{T}	M1	M0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: 89H

复位值: 0000 0000b

位	名称	描述																
7	GATE	定时器 1 门控制 0 = 无论 $\overline{INT1}$ 的逻辑为何，当TR1为1时，开始计数 1 = 仅当 $\overline{INT1}$ 为1且TR1为1时，才开始计数																
6	C/ \bar{T}	定时器 1 计数器/定时器选择. 0 = 定时器1 随内部系统时钟而递增. 1 = 定时器1 随外部引脚T1的下降沿递增																
5	M1	定时器1 模式选择																
4	M0																	
			<table border="1"> <tr> <th>M1</th> <th>M0</th> <th>定时器1 模式</th> </tr> <tr> <td>0</td> <td>0</td> <td>模式0: 13位定时器/计数器</td> </tr> <tr> <td>0</td> <td>1</td> <td>模式1: 16位定时器/计数器</td> </tr> <tr> <td>1</td> <td>0</td> <td>模式2: 8位定时器/计数器，数值从TH1自动重装载入TL1</td> </tr> <tr> <td>1</td> <td>1</td> <td>模式3: 定时器 1 停止</td> </tr> </table>	M1	M0	定时器1 模式	0	0	模式0: 13位定时器/计数器	0	1	模式1: 16位定时器/计数器	1	0	模式2: 8位定时器/计数器，数值从TH1自动重装载入TL1	1	1	模式3: 定时器 1 停止
M1	M0		定时器1 模式															
0	0	模式0: 13位定时器/计数器																
0	1	模式1: 16位定时器/计数器																
1	0	模式2: 8位定时器/计数器，数值从TH1自动重装载入TL1																
1	1	模式3: 定时器 1 停止																

位	名称	描述															
3	GATE	定时器0门控制 0 = 无论INT0的逻辑为何, 当TR0为1时, 开始计数 1 = 仅当INT0为1且TR0为1时, 才开始计数															
2	C/ \bar{T}	定时器 0 计数器/定时器选择. 0 = 定时器0随内部系统时钟而递增. 1 = 定时器0 随外部引脚T0的下降沿而递增															
1	M1	定时器0 模式选择 <table border="1"> <thead> <tr> <th>M1</th> <th>M0</th> <th>定时器0模式</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>模式0: 13位定时器/计数器</td> </tr> <tr> <td>0</td> <td>1</td> <td>模式1: 16位定时器/计数器</td> </tr> <tr> <td>1</td> <td>0</td> <td>模式2: 8位定时器/计数器, 数值从TH0自动重装载入TL0</td> </tr> <tr> <td>1</td> <td>1</td> <td>模式3: TL0配置为8位定时器/计数器, TH0配置为8位定时器</td> </tr> </tbody> </table>	M1	M0	定时器0模式	0	0	模式0: 13位定时器/计数器	0	1	模式1: 16位定时器/计数器	1	0	模式2: 8位定时器/计数器, 数值从TH0自动重装载入TL0	1	1	模式3: TL0配置为8位定时器/计数器, TH0配置为8位定时器
M1	M0		定时器0模式														
0	0	模式0: 13位定时器/计数器															
0	1	模式1: 16位定时器/计数器															
1	0	模式2: 8位定时器/计数器, 数值从TH0自动重装载入TL0															
1	1	模式3: TL0配置为8位定时器/计数器, TH0配置为8位定时器															
0	M0																

TCON –定时器 0 和 1 控制寄存器(可位寻址)

7	6	5	4	3	2	1	0
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
读/写	读/写	读/写	读/写	读(电平) 读/写(边沿)	读/写	读(电平) 读/写(边沿)	读/写

地址: 88H

复位值: 0000 0000b

位	名称	描述
7	TF1	定时器 1 溢出标志 在定时器1溢出时该位置1。当执行定时器1中断服务程序时, 该位由硬件自动清0。 该位可由软件写1或写0
6	TR1	定时器 1 启动控制 0 = 定时器1停止。清除该位将停止定时器1并将当前计数保存在TH1 和 TL1 1 = 定时器1启动
5	TF0	定时器0溢出标志 在定时器0溢出时该位置1。当执行定时器0中断服务程序时, 该位由硬件自动清0。 该位可由软件写1或写0
4	TR0	定时器0启动控制 0 = 定时器0停止。清除该位将停止定时器0并将当前计数保存在TH0和 TL0 1 = 定时器0启动

TL0 – 定时器 0 低字节

7	6	5	4	3	2	1	0
TL0[7:0]							
读/写							

地址： 8AH

复位值： 0000 0000b

位	名称	描述
7:0	TL0[7:0]	定时器 0 低字节 寄存器TL0是定时器0的16位计数寄存器的低字节

TH0 –定时器0高字节

7	6	5	4	3	2	1	0
TH0[7:0]							
读/写							

地址： 8CH

复位值： 0000 0000b

位	名称	描述
7:0	TH0[7:0]	定时器 0 高字节 寄存器TH0是定时器0的16位计数寄存器的高字节

TL1 –定时器1低字节

7	6	5	4	3	2	1	0
TL1[7:0]							
读/写							

地址： 8BH

复位值： 0000 0000b

位	名称	描述
7:0	TL1[7:0]	定时器 1 低字节 寄存器TL1是定时器1的16位计数寄存器的低字节

TH1 –定时器1高字节

7	6	5	4	3	2	1	0
TH1[7:0]							
读/写							

地址： 8DH

复位值： 0000 0000b

位	名称	描述
7:0	TH1[7:0]	定时器 1 高字节 寄存器TH1是定时器1的16位计数寄存器的高字节

CKCON –时钟控制寄存器

7	6	5	4	3	2	1	0
-	PWMCKS	-	T1M	T0M	-	CLOEN	-
-	读/写	-	读/写	读/写	-	读/写	-

地址：8EH

复位值：0000 0000b

位	名称	描述
4	T1M	定时器 1 时钟选择: 0 = 定时器1的时钟选择为1/12系统时钟 1 = 定时器1的时钟选择为系统时钟
3	T0M	定时器 0 时钟选择: 0 = 定时器0的时钟选择为1/12系统时钟 1 = 定时器0的时钟选择为系统时钟

P2S – P20设置和定时器0/1输出使能寄存器

7	6	5	4	3	2	1	0
P20UP	-	-	-	T1OE	T0OE	-	P2S.0
读/写	-	-	-	读/写	读/写	-	读/写

地址：B5H

复位值：0000 0000b

位	名称	描述
3	T1OE	定时器 1 输出使能 0 = 定时器1从T1引脚输出关闭。 1 = 定时器1从T1引脚输出打开。 注意：定时器1输出,只有配置为定时器模式才可由T1输出。
2	T0OE	定时器0输出使能 0 = 定时器0从T0引脚输出关闭 1 = 定时器0从T0引脚输出打开 注意：定时器0输出,只有配置为定时器模式才可由T0输出。

8.1 模式0（13位定时器）

在模式 0, 定时器/计数器是13位的计数器。13位的计数器由TH0 (TH1) 和TL0 (TL1)的低五位组成。TL0 (TL1)的高三位被忽略。当TR0 (TR1)置位且GATE是0或 $\overline{INT0}$ ($\overline{INT1}$) 是1时, 定时器/计数器使能。GATE设置为1可以通过定时器来计算外部输入引脚 $\overline{INT0}$ ($\overline{INT1}$)上输入脉冲的宽度。当13位的定时器计数值从1FFFH变为0000H后, 定时器溢出标志TF0 (TF1) 置位, 如果中断打开, 此时会产生一个定时器中断。




图8-1. 定时器/计数器0和1的模式0

8.2 模式1（16位定时器）

模式1与模式0 非常相似，只是模式1下定时器/计数器为16位的，就是说是用THx和TLx的全部16位用来计数。当计数值由FFFFH向0000H翻转后，定时器相应的溢出标志TF0（TF1）置1，如果中断使能则将产生中断。




图8-2. 定时器/计数器0和1的模式1

8.3 模式2（8位自动重载定时器）

模式2下定时器/计数器为自动重载模式。此模式下TL0（TL1）是一个8位的计数器，TH0(TH1)保存重装计数值。当TL0(TL1)溢出后，TCON中的TF0(TF1)标志置位且TH0(TH1)中内容重装至TL0(TL1)，然后继续计数过程。重装过程中TH0(TH1)内的值保持不变。该特征最好地适用于UART波特率发生器，不需

要连续软件介入。注意：仅有定时器1可以用作UART的波特率源。正确设置GATE和 $\overline{\text{INT0}}$ ($\overline{\text{INT1}}$)引脚及TR0 (TR1)位，使能计数。GATE 和 $\overline{\text{INT0}}$ ($\overline{\text{INT1}}$)引脚的设置与模式0和1相同。




图8-3. 定时器/计数器0和1的模式2

8.4 模式3（两组独立8位定时器）

定时器0和定时器1的模式3有着不同的工作方式。对定时器/计数器1来说模式3会将其停用；对定时器/计数器0来说，模式3下TL0和TH0是2个独立的8位计数寄存器。模式3下TL0使用定时器0的控制位：如C/ \bar{T} , GATE, TR0, $\overline{\text{INT0}}$ 和 TF0。TL0也可以用来对T0 脚上的1到0 跳变计数，由C/ \bar{T} (TMOD.2)来决定。TH0 只能对时钟周期计数，并使用定时器/计数器1的控制位 (TR1和TF1)。当需要额外的8位定时器时可以使用模式3。当定时器0配置为模式3时，定时器1可以通过配置其进入或离开模式3的方式来打开或关闭自己。定时器1依然可以工作在模式0、1、2下，但它的灵活性受到限制。虽然基本功能得以维持，但已不能对TF1和TR1进行控制。此时定时器1依然可以使用GATE、 $\overline{\text{INT1}}$ 脚、T1M。它同样可以用作串行口的波特率发生器或其他不需要中断的应用。




图8-4. 定时器/计数器0的模式3

9. 定时器2及输入捕获

定时器2是一个16位的向上计数器，由高8位寄存器(TH2)和低8位寄存器(TL2)组成。通过配置寄存器RCMP2H和RCMP2L，设置CM/RL2(T2CON.0)后，定时器2能工作在比较模式和自动重载模式下。定时器2具有3通道输入捕获模块，可用于测量输入脉冲宽度或周期。3通道捕获结果分别存放在寄存器C0H及C0L, C1H及C1L, C2H及C2L中。定时器2的时钟来自系统时钟的分频，总共具有8级分频，可适用于更多应用需求。当TR2 (T2CON.2) 置 1，定时器使能；TR2置0时，定时器关闭。下列寄存器用于控制定时器2功能。




图9-1. 定时器2框图

T2CON –定时器 2 控制寄存器

7	6	5	4	3	2	1	0
TF2	-	-	-	-	TR2	-	CM/RL2
读/写	-	-	-	-	读/写	-	读/写

地址：C8H

复位值：0000 0000b

位	名称	描述
7	TF2	定时器 2 溢出标志 当定时器2溢出或者比较数据匹配符合，该位置1。如果定时器2中断和全局中断使能，该位置1将使CPU执行定时器2中断服务程序。该位硬件不能自动清除，需要软件清0。
2	TR2	定时器2 运行控制 0 = 定时器2计数关闭。清除该位将关闭定时器2计数，当前计数值会保留在TH2及TL2中 1 = 定时器2计数使能。
0	CM/RL2	定时器 2 比较或自动重载功能选择 定时器2功能模式选择位 0 = 自动重载模式 1 = 比较器模式。

T2MOD –定时器2模式选择

7	6	5	4	3	2	1	0
LDEN	T2DIV[2:0]			CAPCR	CMPCR	LDTS[1:0]	
读/写	读/写			读/写	读/写	读/写	

地址：C9H

复位值：0000 0000b

位	名称	描述
7	LDEN	自动重载使能位 0 =将RCMP2H及RCMP2L自动重载至TH2及TL2功能关闭 1 = 将RCMP2H及RCMP2L自动重载至TH2及TL2功能打开
6:4	T2DIV[2:0]	定时器 2时钟除频 000 = 定时器2时钟除频为1/1. 001 =定时器2时钟除频为1/4. 010 =定时器2时钟除频为1/16. 011 =定时器2时钟除频为1/32. 100 =定时器2时钟除频为1/64. 101 =定时器2时钟除频为1/128. 110 =定时器2时钟除频为1/256. 111 =定时器2时钟除频为1/512.
3	CAPCR	捕获模式自动清除 该位仅当定时器2设定为自动重载模式时有效。该位使能，当捕获事件发生，在TH2和TL2内的数据移入RCMP2H 和 RCMP2L后，硬件将自动清除TH2及TL2计数寄存器的值。 0 = 捕获事件发生后定时器2计数值按之前计数值继续累加 1 = 捕获事件发生后定时器2计数值自动清0

位	名称	描述
2	CMPCR	比较匹配自动清除 该位仅当定时器2在比较功能模式下有效。当比较符合后，硬件将自动清除TH2及TL2计数器值。 0 = 比较符合之后，定时器2计数值按之前值继续计数。 1 = 比较符合之后，定时器2计数值清0。
1:0	LDTTS[1:0]	自动重载触发选择 这2个位用来选择重载触发事件。 00 = 当定时器2溢出时，自动重载 01 = 当捕获0通道事件发生，自动重载 10 = 当捕获1通道事件发生，自动重载 11 = 当捕获2通道事件发生，自动重载

RCMP2L –定时器 2 重载 / 比较数据低字节

7	6	5	4	3	2	1	0
RCMP2L[7:0]							
读/写							

地址：CAH

复位值：0000 0000b

位	名称	描述
7:0	RCMP2L[7:0]	定时器 2 重载/比较器低字节 当定时器2设定为比较模式，存放比较值的低字节数据。 当设定为自动重载模式，存放重载值的低字节数据。

RCMP2H –定时器 2 重载 / 比较数据高字节

7	6	5	4	3	2	1	0
RCMP2H[7:0]							
读/写							

地址：CBH

复位值：0000 0000b

位	名称	描述
7:0	RCMP2H[7:0]	定时器 2 重载/比较器高字节 当定时器2设定为比较模式，存放比较值的高字节数据。 当设定为自动重载模式，存放重载值的高字节数据。

TL2 –定时器2低字节

7	6	5	4	3	2	1	0
TL2[7:0]							
读/写							

地址：CCH, Page:0

复位值：0000 0000b

位	名称	描述
7:0	TL2[7:0]	定时器 2 低字节数据 定时器2的16位寄存器的低8位字节数据。

TH2 -定时器2高字节

7	6	5	4	3	2	1	0
TH2[7:0]							
读/写							

地址：CDH, Page:0

复位值：0000 0000b

位	名称	描述
7:0	TH2[7:0]	定时器 2 高字节数据 定时器2的16位寄存器的高8位字节数据。

注意：TH2和TL2是独立分别访问，强烈建议软件在清除TR2停止定时器2工作之后再读写这两个寄存器的值。如果在运行中对寄存器直接读写，可能引发无法预测的结果。

9.1 自动重载功能模式

当CM/RL2清0，定时器2配置为自动重载模式。在该模式下，RCMP2H 及 RCMP2L保存重载的数值。当LDEN置位后，一旦有触发事件发生，硬件将自动把 RCMP2H 及 RCMP2L 寄存器内的值写入 TH2 及 TL2 中。触发事件可以是定时器2溢出或是一个所配置的捕获通道有触发事件发生（根据LDTs[1:0] (T2MOD[1:0])配置）。注意，一旦CAPCR (T2MOD.3) 置1，如有一个捕获事件发生，仅清除TH2及 TL2 内的值，不会将 RCMP2H 及 RCMP2L的值载入。




图9-2. 定时器2自动重载和捕获模式功能模块图

9.2 比较功能模式

当CM/RL2置1，定时器2配置为比较器模式。在该模式下，RCMP2H 及 RCMP2L 预存待比较数据。由于定时器2向上计数，一旦TH2 和 TL2 匹配RCMP2H 和 RCMP2L的设定值，TF2 (T2CON.7) 将会由硬件置1，用以标示发生了比较匹配事件。

如果 CMPCR (T2MOD.2) 置1，当发生比较匹配事件后，定时器2 计数器将硬件自动清0。




图9-3. 定时器2比较模式与输入捕获模式结构功能图

9.3 输入捕获功能模块

输入捕获模块依靠定时器2实现输入捕获功能。输入捕获模块通过寄存器CAPCON0~2配置来支持3组通道输入(CAP0, CAP1和CAP2), 可选择配置9个引脚 (P1.5, P1[2: 0], P0.0, P0.1和P0[5: 3])。引脚复合功能选择通过CAPCON3和CAPCON4配置。每个输入通道的噪声滤波器可通过设置ENF0~2 (CAPCON2[6:4])使能, 可滤除小于4个系统时钟的输入毛刺。每组输入捕获通道共用定时器2计数, 但有自己独立的边沿检测。每个触发边沿检测可由寄存器CAPCON1的相关位独立配置, 支持正边沿捕获, 负边沿捕获, 或双边沿捕获。在使用前, 必须设置通道使能位CAPEN0~2 (CAPCON0[6:4])。

当输入捕获通道使能且所选择的边沿触发发生时, 定时器2的计数值TH2和TL2将被捕获、传输并存储到捕获寄存器CnH 和 CnL。边沿触发也可硬件置位CAPFn (CAPCON0.n), 如果ECAP (EIE.2)和EA都打开, 将产生中断。三组输入捕获共享一个中断向量, 用户可通过检查CAPFn来确定具体哪个通道有输入捕获。这些标志必须由软件清零。

CAPCR (CAPCON2.3)用于周期计算。当设置CAPCR为1, 一个捕获边沿事件发生后, TH2和TL2的值将被保存, 然后硬件将自动清除定时器2的值为0000H。这样可以避免常规软件写16位计数或者算法开销。

CAPCON0 –输入捕获控制寄存器0

7	6	5	4	3	2	1	0
-	CAPEN2	CAPEN1	CAPEN0	-	CAPF2	CAPF1	CAPF0
-	读/写	读/写	读/写	-	读/写	读/写	读/写

地址：92H

复位值：0000 0000b

位	名称	描述
6	CAPEN2	输入捕获通道2使能位 0 = 关闭输入捕获通道2. 1 = 打开输入捕获通道2.
5	CAPEN1	输入捕获通道1使能位 0 = 关闭输入捕获通道1. 1 = 打开输入捕获通道1.
4	CAPEN0	输入捕获通道0使能位 0 = 关闭输入捕获通道0. 1 = 打开输入捕获通道0
2	CAPF2	输入捕获通道2标志位 如果输入捕获通道2探测到边沿触发事件发生，该位由硬件置位，由软件清零。
1	CAPF1	输入捕获通道1标志位 如果输入捕获通道1探测到边沿触发事件发生，该位由硬件置位，由软件清零。
0	CAPF0	输入捕获通道0标志位 如果输入捕获通道0探测到边沿触发事件发生，该位由硬件置位，由软件清零。

CAPCON1 –输入捕获控制寄存器1

7	6	5	4	3	2	1	0
-	-	CAP2LS[1:0]		CAP1LS[1:0]		CAP0LS[1:0]	
-	-	读/写		读/写		读/写	

地址：93H

复位值：0000 0000b

位	名称	描述
5:4	CAP2LS[1:0]	输入捕获通道2条件选择. 00 = 下降沿. 01 = 上升沿. 10 = 上升沿或下降沿. 11 = 保留.
3:2	CAP1LS[1:0]	输入捕获通道1条件选择. 00 = 下降沿. 01 = 上升沿. 10 = 上升沿或下降沿. 11 = 保留.
1:0	CAP0LS[1:0]	输入捕获通道0条件选择. 00 = 下降沿. 01 = 上升沿. 10 = 上升沿或下降沿. 11 = 保留.

CAPCON2 –输入捕获控制寄存器2

7	6	5	4	3	2	1	0
-	ENF2	ENF1	ENF0	-	-	-	-
-	读/写	读/写	读/写	-	-	-	-

地址：94H

复位值：0000 0000b

位	名称	描述
6	ENF2	输入捕获通道2 噪声滤波使能位 0 = 关闭输入捕获通道2的噪声滤波 1 = 打开输入捕获通道2的噪声滤波
5	ENF1	输入捕获通道1噪声滤波使能位 0 = 关闭输入捕获通道1的噪声滤波 1 = 打开输入捕获通道1的噪声滤波
4	ENF0	输入捕获通道0噪声滤波使能位 0 = 关闭输入捕获通道0的噪声滤波 1 = 打开输入捕获通道0的噪声滤波

C0L –捕获通道0低字节

7	6	5	4	3	2	1	0
C0L[7:0]							
读/写							

地址：E4H

复位值：0000 0000b

位	名称	描述
7:0	C0L[7:0]	输入捕获通道0结果低字节 寄存器C0L是输入捕获通道0的16位结果的低字节值

C0H –捕获通道0高字节

7	6	5	4	3	2	1	0
C0H[7:0]							
读/写							

地址：E5H

复位值：0000 0000b

位	名称	描述
7:0	C0H[7:0]	输入捕获通道0结果高字节 寄存器C0H是输入捕获通道0的16位结果的高字节值

C1L –捕获通道1低字节

7	6	5	4	3	2	1	0
C1L[7:0]							
读/写							

地址：E6H

复位值：0000 0000b

位	名称	描述
7:0	C1L[7:0]	输入捕获通道1结果低字节 寄存器C1L是输入捕获通道1 的16位结果的低字节值

C1H –捕获通道1高字节

7	6	5	4	3	2	1	0
C1H[7:0]							
读/写							

地址：E7H

复位值：0000 0000b

位	名称	描述
7:0	C1H[7:0]	输入捕获通道1结果高字节 寄存器C1H是输入捕获通道1 的16位结果的高字节值

C2L –捕获通道2低字节

7	6	5	4	3	2	1	0
C2L[7:0]							
读/写							

地址：EDH

复位值：0000 0000b

位	名称	描述
7:0	C2L[7:0]	输入捕获通道2结果低字节 寄存器C2L是输入捕获通道2的16位结果的低字节值

C2H –捕获通道2高字节

7	6	5	4	3	2	1	0
C2H[7:0]							
读/写							

地址：EEH

复位值：0000 0000b

位	名称	描述
7:0	C2H[7:0]	输入捕获通道2结果高字节 寄存器C2H是输入捕获通道2的16位结果的高字节值

CAPCON3 – 输入捕获控制寄存器3

7	6	5	4	3	2	1	0
CAP13	CAP12	CAP11	CAP10	CAP03	CAP02	CAP01	CAP00
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：F1H

复位值：0000 0000b

Bit	名称	描述
[7:4]	CAP1[3:0]	输入捕获通道1输入引脚选择 0000 = P1.2/IC0 0001 = P1.1/IC1 0010 = P1.0/IC2 0011 = P0.0/IC3 0100 = P0.4/IC3 0101 = P0.1/IC4 0110 = P0.3/IC5 0111 = P0.5/IC6 1000 = P1.5/IC7 其它 = P1.2/IC0
[3:0]	CAP0[3:0]	输入捕获通道0输入引脚选择 0000 = P1.2/IC0 0001 = P1.1/IC1 0010 = P1.0/IC2 0011 = P0.0/IC3 0100 = P0.4/IC3 0101 = P0.1/IC4 0110 = P0.3/IC5 0111 = P0.5/IC6 1000 = P1.5/IC7 其它 = P1.2/IC0

CAPCON4 – 输入捕获控制寄存器4

7	6	5	4	3	2	1	0
-	-	-	-	CAP23	CAP22	CAP21	CAP20
-	-	-	-	读/写	读/写	读/写	读/写

地址：F2H

复位值：0000 0000b

Bit	名称	描述
[3:0]	CAP2[3:0]	输入捕获通道2输入引脚选择 0000 = P1.2/IC0 0001 = P1.1/IC1 0010 = P1.0/IC2 0011 = P0.0/IC3 0100 = P0.4/IC3 0101 = P0.1/IC4 0110 = P0.3/IC5 0111 = P0.5/IC6 1000 = P1.5/IC7 其它 = P1.2/IC0

10. 定时器 3

定时器3是一个16位自动重装载，向上计数定时器。用户可以通过配置T3PS[2:0] (T3CON[2:0])选择预分频，并写入重载值到R3H 和R3L寄存器来决定它的溢出速率。用户可以设置TR3 (T3CON.3)来开始计数。当计数跨过FFFFH，TF3 (T3CON.4)置为1，且R3H 和R3L寄存器的内容重载到内部16位计数器。如果ET3 (EIE1.1)置为1，定时器3中断服务程序被执行。当进入中断服务程序，TF3会被硬件自动清零。

定时器3同时也用作串口波特率产生定时器，详细内容请参考[章节13.5“波特率”](#)




图10-1. 定时器3功能框图

T3CON –定时器3控制寄存器

7	6	5	4	3	2	1	0
SMOD_1	SMOD0_1	BRCK	TF3	TR3	T3PS[2:0]		
读/写	读/写	读/写	读/写	读/写	读/写		

地址：C4H, Page:0

复位值：0000 0000b

位	名称	描述
4	TF3	定时器 3 溢出标志 当定时器3溢出，该位置位。当程序执行定时器3的中断服务程序，该位由硬件自动清零。该位可以通过软件置位或清零。
3	TR3	定时器 3 运行控制 0 = 定时器3 停止。 1 = 定时器3 开始计数 注意重装载寄存器R3H 和 R3L仅在定时器3停止(TR3 位为 0)的时候才可以被写。 如果TR3 位为1时取写，读写结果是不可预知的。
2:0	T3PS[2:0]	定时器 3 预分频 这些位决定定时器3的时钟分频。 000 = 1/1. 001 = 1/2. 010 = 1/4. 011 = 1/8. 100 = 1/16. 101 = 1/32. 110 = 1/64. 111 = 1/128.

RL3 –定时器3自动重载寄存器低字节

7	6	5	4	3	2	1	0
RL3[7:0]							
读/写							

地址：C5H, Page:0

复位值：0000 0000b

位	名称	描述
7:0	RL3[7:0]	定时器3 重载低字节 定时器3重载值的低字节

RH3 –定时器3自动重载寄存器高字节

7	6	5	4	3	2	1	0
RH3[7:0]							
读/写							

地址：C6H, Page:0

复位值：0000 0000b

位	名称	描述
7:0	RH3[7:0]	定时器3 重载高字节 定时器3重载值的高字节

11. 看门狗定时 (WDT)

N76E003提供一个看门狗定时器(WDT)，它可以配置成一个超时复位定时器用于复位整个设备。一旦由于外界干扰设备进入非正常状态或挂起，看门狗可以复位恢复系统。这有用于监测系统运行以提高系统可靠性。对于容易受到噪声，电源干扰或静电放电干扰的系统，是十分有用的。看门狗也可以配置成通用定时器，可以工作在空闲模式或掉电模式，用于周期中断服务作为事件定时器或连续系统监测。WDTEN[3:0] (CONFIG4[7:4])初始化WDT工作在超时复位定时器或通用定时器模式。

CONFIG4

7	6	5	4	3	2	1	0
WDTEN[3:0]				-	-	-	-
读/写				-	-	-	-

出厂默认值：1111 1111b

Bit	名称	描述
7:4	WDTEN[3:0]	WDT 使能 该寄存器配置MCU执行后，WDT的动作。 1111 = WDT 禁止，WDT 可以通过软件控制用于通用定时器。 0101 = WDT 使能，作为一个超时复位定时器，且在空闲或掉电模式会停止运行。 其他 = WDT 使能，作为一个超时复位定时器，且在空闲或掉电模式会保持运行。

WDT带一个独立的分频器用于分频10K LIRC时钟。分频器的时钟分频可选，来决定超时间间隔。当达到超时间隔，系统会被从空闲或掉电模式唤醒，且如果WDT中断使能会产生一个中断事件。如果WDT初始化为一个超时复位定时器，在经过一个延时周期而软件没有任何动作后会产生系统复位。

WDCON –看门狗定时器控制寄存器 (TA 保护)

7	6	5	4	3	2	1	0
WDTR	WDCLR	WDTF	WIDPD	WDTRF ^[1]	WDPS[2:0] ^[2]		
读/写	读/写	读/写	读/写	读/写	读/写		

地址：AAH

复位值：参看 表 6-2SFR

位	名称	描述
7	WDTR	WDT 运行 该位仅当控制位WDTEN[3:0] (CONFIG4[7:4])全为1时有效。这时WDT工作在通用定时器模式。 0 = WDT 禁止。 1 = WDT 使能。WDT 计数器开始运行。

位	名称	描述
6	WDCLR	<p>WDT 清除</p> <p>设置该位将复位WDT计数到00H。它使计数器到一个已知的状态，防止系统出现不可预知的复位。写和读WDCLR位意思是不一样的。</p> <p><u>写:</u></p> <p>0 = 无影响 1 = 清WDT 计数器.</p> <p><u>读:</u></p> <p>0 = WDT 计数器完全清零 1 = WDT 计数器还没有清零.</p>
5	WDTF	<p>WDT 超时标志</p> <p>该位表示WDT计数器的溢出。该标志必须通过软件清零。</p>
4	WIDPD	<p>WDT 工作在空闲或掉电模式</p> <p>该位仅当控制位WDTEN[3:0] (CONFIG4[7:4])全为1时有效。它决定WDT作为通用定时器在空闲或掉电模式下是否保持工作。</p> <p>0 = WDT 在空闲或掉电模式下停止工作 1 = WDT 在空闲或掉电模式下保持工作.</p>
3	WDTRF	<p>WDT 复位标志</p> <p>当CPU通过WDT超时事件复位后，该位会由硬件置位。该位建议复位之后通过软件清零。</p>
2:0	WDPS[2:0]	<p>WDT 时钟预分频选择</p> <p>这些位决定了WDT时钟的预分频，从1/1 到 1/256。见 表11-1。默认是最大分频值。</p>

[1]WDTRF 在上电复位之后会被清零。在WDT复位置位之后，在其他任何复位之后保持不变。

[2]WDPS[2:0] 在上电复位之后全部置位。除上电复位外，在其他任何复位都保持不变。

看门狗定时器溢出时间间隔算式为 $\frac{1}{F_{LIRC} \times \text{clockdividerscalar}} \times 64$ ， F_{LIRC} 是内部震荡10 kHz的频率。下

表所示不同预分频的超时间隔的例子：

表11-1.看门狗在不同分频下定时器溢出间隔列表

WDPS.2	WDPS.1	WDPS.0	时钟除频	看门狗溢出时间 ($F_{LIRC} \approx 10 \text{ kHz}$)
0	0	0	1/1	6.40 ms
0	0	1	1/4	25.60 ms
0	1	0	1/8	51.20 ms
0	1	1	1/16	102.40 ms
1	0	0	1/32	204.80 ms
1	0	1	1/64	409.60 ms
1	1	0	1/128	819.20 ms
1	1	1	1/256	1.638 s

11.1 超时复位定时器

当配置 CONFIG 位 WDTEN[3:0] (CONFIG4[7:4]) 不是 FH 时，WDT 将初始化为一个超时复位定时器。如果 WDTEN[3:0] 不是 5H，WDT 在系统进入空闲或掉电模式后允许继续运行。注意当 WDT 初始化为超时复位定时器时，WDTR 和 WIDPD 没有作用。




图11-1. WDT 超时复位定时器

在设备上电后，开始执行软件代码，同时 WDT 开始计数。超时时间通过 WDPS[2:0] (WDCON[2:0]) 配置。当配置的超时事件发生，WDT 会置位中断标志 WDTF (WDCON.5)。如果 WDT 中断使能位 EWDT (EIE.4) 和全局中断使能 EA 都置位，WDT 中断程序被执行。同时如果系统在正常运行中，在 512 个 LIRC 时钟延时期间，系统可通过置位 WDCLR 来清零计数器来避免系统被 WDT 复位。如果在这 512 个 LIRC 时钟内没有写 1 到 WDCLR，WDT 复位将会发生。置位 WDCLR 位用来清零 WDT 计数器。如系统正常运行，该位是自我清零。一旦 WDT 复位发生，WDT 复位标志 WDTRF (WDCON.3) 将会被置位，除上电复位之外的其他任何复位后，该位都保持不变。用户可以通过软件清零 WDTRF。注意 WDCON 的所有位有写入时序要求。

注意：WDT计数器需特别注意。硬件会自动清除WDT计数器和预分频数值在下面事件发生后：

- (1)进入空闲或掉电模式，或被唤醒从空闲或掉电模式
- (2)重启。它能阻止不可预测的系统重启。

看门狗定时器复位的主要应用是系统监测，这对于实时控制系统来说这很重要。在一些电源干扰，电磁干扰，CPU可能执行错误代码，或进入不可控制的状态。如果发生这些情况不加以控制，系统有可能崩溃。使用看门狗定时器用户可选择理想的“喂狗”时间来清除WDT计数器。通过指令置位 WDCLR，可使程序继续运行而不看门狗定时器复位。如果干扰引起代码运行在错误的状态下，导致无法及时清除看门狗定时器，将引起芯片复位，使系统从错误的状态恢复过来。

11.2 通用定时器

看门狗定时器的另一个应用是用作简单的，长周期定时器。当CONFIG位 WD TEN[3:0] (CONFIG4[7:4]) 是 FH，WDT初始化为通用定时器。在这种模式下，WDTR 和 WIDPD 是可以通过软件进行访问操作。




图11-2. 看门狗定时器结构图

看门狗定时器通过设置WDTR为1开始运行，通过清零WDTR停止。当WDT配置的时间间隔到后，WDTF标志会置位。可通过软件查询WDTF标志来侦测是否超时。如果EWD T (EIE.4)和EA置位，WDT会产生中断，接着WDT会继续计数。用户必须清零WDTF并等待下一次溢出，通过查询WDTF标志或等待中断发生。

在一些低功耗的应用中，为节省功耗，CPU在没有处理事件时常处于空闲模式。通过运行定时器0~3，周期性的的唤醒察看是否有需求响应，然后这种空闲模式下耗电量将达到毫安(mA)级，为了减少耗电量达到微安(μA)级的要求，当没有需求需要相应的时候，CPU应该停留在掉电模式，并且可以通过编程的时候间隔来唤醒。N76E003配备了很有用的WDT唤醒功能，由于基于内部10kHz的RC时钟源，看门狗定时器功耗非常低，它能够在掉电模式下计数并唤醒CPU。例程如下：

```

    ORG    0000H
    LJMP   START

    ORG    0053H
    LJMP   WDT_ISR

    ORG    0100H
;*****
;WDT interrupt service routine
;*****
WDT_ISR:
    CLR    EA
    MOV    TA,#0AAH
    MOV    TA,#55H
    ANL    WDCON,#11011111B    ;clear WDT interrupt flag
    SETB   EA
    RETI

;*****
;Start here
;*****
START:
    MOV    TA,#0AAH
    MOV    TA,#55H
    ORL    WDCON,#00010111B    ;choose interval length and enable WDT running
during
    SETB   EWDT                ;enable WDT interrupt
    SETB   EA

    MOV    TA,#0AAH
    MOV    TA,#55H
    ORL    WDCON,#10000000B    ; WDT run

;*****
;Enter Power-down mode
;*****
LOOP:
    ORL    PCON,#02H
    LJMP   LOOP

```

12. 自唤醒定时器 (WKT)

N76E003有一个专用的自唤醒定时器（WKT），用于低功耗模式下的周期唤醒芯片，也可用作通用定时器。WKT保持计数在空闲或掉电模式。当WKT用作唤醒定时器时，WKT要在进入省电模式之前开启。WKT只能配置片内10kHz时钟源LIRC。注意系统时钟频率必须大于WKT时钟两倍以上。如果WKT开始计数，在设备进入空闲或掉电模式下，选择的时钟源会也要保持工作。注意选择的WKT时钟源不会连同WKT的配置自动使能，用户应该手动使能选择的时钟源并等待它稳定确保操作的成功。

WKT配备了一个简单的8位自动重载向上计数定时器。它的预分频可选择从1/1 到 1/2048，通过WKPS[2:0] (WKCON[2:0])来设置。用户填重载值到RWK寄存器来决定它的溢出速率。WKTR (WKCON.3)置位开始计数。当计数器溢出，WKTF (WKCON.4)置为1，并重载RWK寄存器的值到内部8为计数器。如果EWKT (EIE1.2)置为1，WKT中断服务程序将被执行。




图12-1. 自唤醒定时器结构图

WKCON - 自唤醒定时器控制寄存器

7	6	5	4	3	2	1	0
-	-	-	WKTF	WKTR	WKPS[2:0]		
-	-	-	读/写	读/写	读/写		

地址：8FH

复位值：0000 0000b

Bit	名称	描述
5	-	保留
4	WKTF	WKT 溢出标志 当WKT溢出，该位置位。如果WKT中断和全局中断使能，置位该位会使CPU执行WKT中断服务程序。该位不会被硬件自动清零，必须通过软件清零。
3	WKTR	WKT 运行控制 0 = WKT 停止 1 = WKT 开始运行 注意重载寄存器RWK仅在WKT停止(WKTR位为 0)的时候可以写入。否则结果是不可预知的。

Bit	名称	描述
2:0	WKPS[2:0]	WKT 预分频 这些位决定 WKT 时钟的预分频。 000 = 1/1 001 = 1/4 010 = 1/16 011 = 1/64 100 = 1/256 101 = 1/512 110 = 1/1024 111 = 1/2048

RWK –自唤醒定时器重载数据寄存器

7	6	5	4	3	2	1	0
RWK[7:0]							
读/写							

地址：86H

复位值：0000 0000b

位	名称	描述
7:0	RWK[7:0]	WKT 重载字节 用以保存WKT的8位重载值。注意如果预分频是1/1，RWK限制不能是FFH。

13. 串口控制器 (UART)

N76E003包含两个具备增强的自动地址识别和帧错误检测功能的全双工串口。由于两个串口的控制位是一样的，为了区分两个串口控制位，串口1的控制位以“_1”结尾（例如SCON_1）。下述详例以串口0为例。

每个串口都有一种同步工作模式：模式0。三种全双工异步模式：模式1，2，和3，这意味着收发可以同时连续进行。串口接收带有接收缓存，意味着在接收的前一个数据在被读取之前，串口就能接收第二个数据。接收和发送都是对SBUF进行操作访问，写入SBUF数据将直接传到发送寄存器，而读取SBUF是访问一个具有独立物理地址的接收寄存器。串口共有4种操作模式，任何一种模式，任何以操作SBUF的指令都将开始一次传输。注意，在使用串口功能前，串口所用管脚P0.7及 P0.6 (RXD 及 TXD引脚) 或者 P0.2及 P1.6 (RXD_1 及 TXD_1)必须先置1。N76E003提供更灵活的管脚配置，可将串口0的TXD及RXD通过UART0PX (AUXR1.2)更改位置。

SCON –串口0控制寄存器(可位寻址)

7	6	5	4	3	2	1	0
SM0/FE	SM1	SM2	REN	TB8	RB8	TI	RI
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：98H

复位值：0000 0000b

位	名称	描述
7	SM0/FE	串口0模式选择位
6	SM1	<p><u>SMOD0 (PCON.6) = 0:</u> 详见 表13-1.</p> <p><u>SMOD0 (PCON.6) = 1:</u> SM0/FE 位用作帧错误 (FE) 状态标志，该位由软件清零。 0 = 没有帧错误发生 (FE) 1 = 检测到帧错误发生 (FE)</p>

位	名称	描述
5	SM2	<p>多机通信模式使能 该位功能取决于串口0模式</p> <p>模式0: 该位选择波特率$F_{SYS}/12$ 或 $F_{SYS}/2$. 0 = 时钟运行在$F_{SYS}/12$ 波特率, 维持与标准8051兼容。 1 = 时钟运行在$F_{SYS}/2$波特率, 获得更高传输速度</p> <p>模式1: 该位检查有效停止位。 0 = 接收总是有效不管停止位的逻辑电平。 1 = 接收仅在接收停止位为逻辑1,同时接收数据与GIVEN或BROADCAST地址匹配时有效</p> <p>模式2 或 3: 对于多机通信。 0 =接收总是有效不管第9位的逻辑电平。 1 =接收仅在第9位为逻辑1且接收数据与GIVEN或BROADCAST地址匹配时有效。</p>
4	REN	<p>串口0接收使能 0 = 关闭串口0接收功能。 1 = 打开串口0在模式1, 2或3模式下的接收功能。在模式0时, 接收允许需满足条件REN =1和RI=0</p>
3	TB8	<p>串口0第9位发送位 该位定义串口0在模式2和3中要被发送的第九位数据。在模式0和1中, 不支持该功能。</p>
2	RB8	<p>串口0第9位接收位 串口0在模式2和3中接收到的第九位数据。模式1下, 若SM2=0则RB8是接收到的停止位。模式0下该位无意义。</p>
1	TI	<p>串口0发送中断标志位 发送中断标志: 模式0下该标志在发送完8位数据后由硬件置位, 其它模式下在发送到数据最后一位后由硬件置位。当串口0中断使能, 将执行中断服务程序。该位必须由软件来清除。</p>
0	RI	<p>串口0接收中断标志 该标志由硬件置位。在模式0中, 接收到第8位; 模式1, 2或3中接收到停止位(stop bit), 当SM2=1情况例外。当串口0中断使能, 将执行中断服务程序。该位必须由软件来清除。</p>

SCON_1 –串口1控制寄存器 (可位寻址)

7	6	5	4	3	2	1	0
SM0_1/FE_1	SM1_1	SM2_1	REN_1	TB8_1	RB8_1	TL_1	RI_1
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：F8H

复位值：0000 0000b

位	名称	描述
7	SM0_1/FE_1	串口1模式选择
6	SM1_1	<p>SMOD0_1 (T3CON.6) = 0: 详见 图13-2.</p> <p>SMOD0_1 (T3CON.6) = 1: SM0_1/FE_1 用于标示帧错误 (FE) 状态。由软件清除。 0 = 没有帧错误 (FE) 1 = 检测到帧错误 (FE)</p>
5	SM2_1	<p>串口1多机通信模式使能 该位功能用于串口1模式</p> <p>模式0: 无作用</p> <p>模式1: 位检查有效停止位。 0 = 接收总是有效不管停止位的逻辑电平。 1 = 接收仅在接收停止位为逻辑1,同时接收数据与GIVEN或BROADCAST地址匹配时有效</p> <p>模式2 或 3: 对于多机通信。 0 =接收总是有效不管第9位的逻辑电平。 1 =接收仅在第9位为逻辑1和接收数据与GIVEN或BROADCAST地址匹配时有效。</p>
4	REN_1	<p>串口1接收使能 0 = 关闭串口1接收功能。 1 = 打开串口1在模式1, 2或3模式下的接收功能。 模式0下, 打开接收, 需满足配置REN_1=1及RI_1=0</p>
3	TB8_1	<p>串口1第9位发送位 串口1在模式2和3中要被发送的第九位数据。在模式0和1中, 不支持该功能</p>
2	RB8_1	<p>串口1第9位接收位 串口1在模式2和3中接收到的第九位数据。模式1下, 若SM2=0则RB8是接收到的停止位。模式0下该位无意义</p>
1	TL_1	<p>串口1发送中断标志位 发送中断标志: 模式0下该标志在发送完8位数据后由硬件置位, 而在其它模式下在发送完帧数据最后一位后硬件置位。当串口1中断使能, 将执行中断服务程序。该位必须由软件来清除。</p>
0	RI_1	<p>串口1接收中断标志位 该标志由硬件置位。在模式0中, 数据帧接收到第8位; 模式1, 2或3中, 数据帧接收到停止位(stop bit), 当SM2_1=1情况例外。当串口1中断使能, 将执行中断服务程序。该位必须由软件来清除。</p>

PCON – 电源控制寄存器

7	6	5	4	3	2	1	0
SMOD	SMOD0	-	POF	GF1	GF0	PD	IDL
读/写	读/写	-	读/写	读/写	读/写	读/写	读/写

地址：87H

复位值：参看 [表 6-2SFR](#)

位	名称	描述
7	SMOD	串口0波特率加倍使能。 串口0工作在模式2，或在模式1或3时，串口0用定时器1溢出作为波特率时钟源时，设置此位波特率加倍。 详见 表13-1 。
6	SMOD0	串口0帧错误标志访问使能 0 = SCON.7 访问SM0位 1 = SCON.7访问FE位

T3CON – 定时器 3 控制寄存器

7	6	5	4	3	2	1	0
SMOD_1	SMOD0_1	BRCK	TF3	TR3	T3PS[2:0]		
读/写	读/写	读/写	读/写	读/写	读/写		

地址：C4H, Page:0

复位值：0000 0000b

Bit	名称	描述
7	SMOD_1	串行口1波特率加倍使能。 当串口1在模式2下波特率加倍使能。 详见 图13-2. 串口1模式描述
6	SMOD0_1	串口1帧错误访问使能 0 = SCON_1.7 访问SM0_1位 1 = SCON_1.7访问FE_1位

表13-1. 串口0 模式描述

模式	SM0	SM1	描述	帧位数	波特率
0	0	0	同步	8	F_{SYS} 除以12 或 $2^{[1]}$
1	0	1	异步	10	定时器1/定时器3溢出时间除以32 或除以 $16^{[2]}$
2	1	0	异步	11	F_{SYS} 除以32 或 $64^{[2]}$
3	1	1	异步	11	定时器1/定时器3溢出时间除以32 或除以 $16^{[2]}$

[1] 当 SM2 (SCON.5) 设为 1.

[2] 当 SMOD (PCON.7) 设为 1.

图13-2. 串口1模式描述

模式	SM0	SM1	描述	帧位数	波特率
0	0	0	同步	8	F_{SYS} 除以12 或 $2^{[1]}$

1	0	1	异步	10	定时器3溢出时间除以16
2	1	0	异步	11	F_{SYS} 除以32 或64 ^[2]
3	1	1	异步	11	定时器3溢出时间除以16

[1] 当 SM2_1 (SCON_1.5) 设为 1.

[2] 当 SMOD_1 (T3CON.7) 设为 1.

SBUF –串口0数据缓存寄存器

7	6	5	4	3	2	1	0
SBUF[7:0]							
读/写							

地址：99H

复位值：0000 0000b

位	名称	描述
7:0	SBUF[7:0]	<p>串口0数据缓存寄存器</p> <p>串口0接收或发送的数据都放在这个寄存器中。实际上该地址上有2个独立的8位寄存器。一个用于接收数据，一个用于发送数据。对它进行读操作将会接收串行数据，对它进行写操作则发送串行数据。</p> <p>每次向SBUF写入一字节数据，将启动一次数据传输。</p>

SBUF_1 –串口1数据缓存寄存器

7	6	5	4	3	2	1	0
SBUF_1[7:0]							
读/写							

地址：9AH

复位值：0000 0000b

位	名称	描述
7:0	SBUF_1[7:0]	<p>串口1数据缓存寄存器</p> <p>串口1接收或发送的数据都放在这个寄存器中。实际上该地址上有2个独立的8位寄存器。一个用于接收数据，一个用于发送数据。对它进行读操作将会接收串行数据，对它进行写操作则发送串行数据。</p> <p>每次向SBUF_1写入一字节数据，将启动一次数据传输。</p>

AUXR1 –辅助寄存器1

7	6	5	4	3	2	1	0
SWRF	RSTPINF	HardF	-	GF2	UART0PX	0	DPS
读/写	读/写	读/写	-	读/写	读/写	R	读/写

地址：A2H

复位值：[表 6-2SFR](#)

位	名称	描述
2	UART0PX	<p>串口0管脚位置配置</p> <p>0 = RXD为P0.7, TXD 为 P0.6 (默认值) .</p> <p>1 = RXD 为 P0.6, TXD 为 P0.7</p> <p>注：更改此位后TXD及RXD的配置更改会立即生效。软件需确保切换过程中没有进行串口传输，否则可能引发无法预测的结果。</p>

13.1 模式 0

模式0是与外部设备进行同步通信的方式。在该模式下，串行数据由RXD脚进行收发，而TXD 脚用于产生移位时钟。这种方式下是以半双工的形式进行通信，每帧接收或发送8位数据。数据的最低位被最先发送或接收，波特率设置为 $F_{SYS}/12$ (SM2 (SCON.5) 为 0) 或 $F_{SYS}/2$ (SM2 为 1)。无论发送或接收数据，串行时钟将一直由MCU产生，因此串口模式 0 为主机模式。图13-1 显示串口模式0传输时序图




图13-1. 串口模式0传输时序图

如图所示，数据由双向RXD引脚进行收发，TXD引脚用来输出移位时钟。串口用移位时钟来一位位接收/发送数据与其他串口通讯。数据移入移出由最低位开始，波特率等于TXD的移位时钟频率。

向SBUF的写入数据将会开启发送，此时移位时钟启动数据从RXD脚串行移出，直至8位数据传输完成。传输标志位TI (SCON.1) 置 1表示 1 个字节数据传输完成。

当REN (SCON.4)=1 且 RI(SCON.0)=0 时串口开始接收数据。该条件告诉串口控制器有数据要移位进入。这个过程将持续到8位数据接收完毕，然后接收标志RI将置1。用户可以清零RI，以触发接收下一字节数据。

13.2 模式 1

模式1为异步全双工的工作方式。异步通讯模式通常用于PC间，调制解调器和其它类似接口间通讯。模式1下，10位数据通过TXD发送，通过RXD接收。10位数据组成如下：起始位（逻辑0），8位数据（最

低位在前），停止位（逻辑1）。波特率由定时器1决定，SMOD (PCON.7) 设置为1可使波特率加倍。[图13-2](#)为串口模式1发送和接收的时序图。




图13-2. 串口模式1的时序图

向SBUF写入数据开始传输，传输发生在TXD引脚上。首先是开始位，随后是8位数据位，最后是停止位。停止位出现后，TI (SCON.1) 将置1 表示一个字节传输完成，所有位的传输速度取决于波特率。

当波特率发生器激活且REN(SCON.4) =1时，系统可以随时开始接收操作，当RXD脚上侦测到1到0的跳变时，数据将开始被采样并根据波特率的时钟频率接收，停止位必须符合一定的条件，接收到数据才能装载到SBUF:

1. RI (SCON.0) = 0
2. 要么SM2 (SCON.5) = 0, 要么接收到停止位STOP= 1, 同时SM2 = 1且被定址“Given”或符合广播地址 (Broadcast address) 匹配时。详见 [13.7 多机通讯](#) 和 [13.8 自动地址识别](#)。

如果上述条件满足，SBUF将加载到接收数据，RB8 (SCON.2) 为停止位，和RI将被置1，如果条件不满足，RI保持为0，没有数据加载。完成接收过程后，串口控制器将等待RXD脚上出现另一个1-0传输以开始新的数据接收。

13.3 模式 2

模式2为全双工异步通信，与模式1不同的是，模式2是11位收发。数据由起始位（逻辑0），8位数据（最低位在前），第9位数据（TB8或RB8）和停止位(逻辑1)组成。第9位做奇偶校验位或多机通信时用

来区分数据和地址。波特率是系统时钟频率的1/32 或1/64，由 SMOD位(PCON.7)来配置。[图13-3](#) 指示串口模式2的传输时序。




图13-3. 串口模式2模式3的传输时序

向SBUF中写入数据启动TXD引脚发送，首先是开始位，然后是8位数据和TB8（SCON.3），最后是停止位，停止位发送后，TI将置位标志传输完成。

当REN=1时，串口可进行接收操作。RXD上的下降沿表示接收过程开始，数据根据所配置波特率进行采样和接收。停止位必须符合一定的条件，接收到数据才能装载到SBUF：

1. RI (SCON.0) = 0,
2. 要么SM2(SCON.5) = 0, 要么9th位 = 1同时 SM2 = 1且被定址“Given”或符合广播地址（Broadcast address）匹配。详见 [13.7 多机通讯](#) 和 [13.8 自动地址识别](#)。

如果上述条件满足，则第9位数据进入RB8(SCON.2)，8位数据进入SBUF，且RI置位。否则数据将不会装载，且RI保持为0。完成接收过程后，串口控制器等待RXD脚上的另一个1-0跳变以开始新的数据接收。

13.4 模式 3

除波特率外模式 3与模式 2相同。模式3采用定时器1的溢出率作为波特率时钟。[图13-3](#) 模式3的传输时序，与模式2没有不同。

13.5 波特率

串口的不同模式的波特率时钟源和速度是完全不同的。详见表 13-3. 用于设定不同的波特率。

在模式1或模式3，串口0的波特率时钟源可通过BRCK (T3CON.5)选择定时器1或定时器3。对于串口1，只有采用定时器3作为唯一的时钟源。

T3CON –定时器3控制寄存器

7	6	5	4	3	2	1	0
SMOD_1	SMOD0_1	BRCK	TF3	TR3	T3PS[2:0]		
读/写	读/写	读/写	读/写	读/写	读/写		

地址：C4H, Page:0

复位值：0000 0000b

位	名称	描述
5	BRCK	串口0波特率时钟源选择 该位用于设置串口0 在模式1或模式3下，所使用的定时器 0 = Timer 1. 1 = Timer 3.

当采用定时器1作为波特率发生器，需要关闭定时器1中断。定时器1可配置为计数器或是定时器，三种工作模式都可以。典型应用中，会配置为定时器工作在自动重装载模式（定时器模式2）。如果采用定时器3作为波特率发生器，同样也需要关闭定时器3中断。

表13-4. 串口波特率算式

UART Mode	波特率时钟源	波特率
0	系统时钟	$F_{SYS}/12$ or $F_{SYS}/2$ ^[1]
2	系统时钟	$F_{SYS}/64$ or $F_{SYS}/32$ ^[2]
1 or 3	定时器 1 (仅供UART0) ^[3]	$\frac{2^{SMOD}}{32} \times \frac{F_{SYS}}{12 \times (256 - TH1)}$ or $\frac{2^{SMOD}}{32} \times \frac{F_{SYS}}{256 - TH1}$ ^[4]
	定时器 3 (仅供 UART0)	$\frac{2^{SMOD}}{32} \times \frac{F_{SYS}}{\text{Pre-scale} \times (65536 - \{RH3, RL3\})}$ ^[5]
	定时器 3 (仅供 UART1)	$\frac{1}{16} \times \frac{F_{SYS}}{\text{Pre-scale} \times (65536 - \{RH3, RL3\})}$ ^[5]

[1] SM2 (SCON.5) 或 SM2_1(SCON_1.5) 设为1.

[2] SMOD (PCON.7) 或 SMOD_1(T3CON.7) 设为 1.

[3] 定时器 1 配置为定时方式自动重载模式 (模式2)

[4] T1M (CKCON.4) 设为1. 当 SMOD 为 1, TH1 不能设为 FFH.

[5] {RH3,RL3} 在算式中 = $256 \times RH3 + RL3$. 当SMOD 为 1且预分频 1/1, {RH3,RL3} 不能设为 FFFFH.

13.6 帧错误检测

帧错误检测用于异步模式 (模式 1, 2 和 3)。当由于总线干扰或争夺, 导致没有检测到有效的停止位时, 将发生帧错误。串口可以检测帧错误, 并通过软件提示出错。

FE为帧错误标志, 位于SCON第7位, 这个位正常被用作为SM0。当SMOD0 (PCON.6)置1时, 帧错误检测功能打开, 它作为FE标志。SM0和FE其实是相互独立的标志位。

当帧错误发生时, FE标志由硬件置位。如果必要, FE可在串口中断程序中检测。注意在对FE标志位进行读写时, 同时SMOD0必须为1。如果FE被置位, 那么下次即使接收到的正确数据帧也不会将其清除。对该位的清除必须由软件来完成。

13.7 多机通讯

N76E003串口支持多机通讯, 可让一个主机 (master device) 向多个从机 (slave device) 发送多帧序列信息。在同一串行线上使用该功能过程中不需要中断其它从机设备工作。该功能只能在模式2或模式3下进行。用户设置SM2(SCON.5)为1打开这个功能, 以便当一个数据帧接收后, 当第9位为1时, 串口中断将产生 (模式2下, 第9位为停止位)。当SM2为1时, 如果第9位为0, 不会发生中断。在该情况下, 第9位能简单的把从机地址和数据分开。

当主机需要向多个从机中的一个发送数据时，首先需要发送目标从机的地址。注，地址字节与数据字节是不同的：在地址字节中，第9位为1。而数据字节中第9位为0。地址字节会触发所有从机，而每台从机检查接收到的地址是否与自身匹配。地址匹配的从机，清除SM2，准备接收数据；未被寻址到的从机的SM2 必须保持，从而系统会持续工作，同时忽略接收数据。

配置多机通信步骤如下：

1. 设置所有设备(主机与从机)为串口模式2或3；
2. 所有从机 SM2 位置为1；
3. 主机传输协议：
 - 第一个字节：地址，目标从机地址 (第9位 = 1)
 - 下一个字节：数据， (第9位 = 0)。
4. 当目标从机接收到第一个字节，因为第9位数据为1所有从机将中断。目标从机比较自身地址并且清SM2 位等待接收后面的数据。其它从机则继续正常运行。
5. 接收到所有数据后，置 SM2 为 1 等待下一地址。

SM2 在模式 0 下无效。若 SM2 置 1，模式1可用于检测有效的停止位。同时将不会产生中断除非有效停止位已经接收。

13.8 自动地址识别

自动地址识别功能提高了多机通讯功能，允许UART通过硬件比较，来识别特别的地址信息在接收的比特流中。该功能可以节省软件识别地址而所占用的程序空间，仅当串口识别到自身地址时，接收器置位RI位并请求中断。当多机通信特征使能时（SM2置位），就使能自动地址识别。

如果需要，用户可以在模式1下使能自动地址识别功能。在这种配置下，停止位取代第九位的数据位。仅当接收命令的帧地址与器件地址匹配和有效的停止位时，RI置位。

使用自动地址识别功能，允许一个主机通过从机地址选择性与一个或几个从机通信。所有从机可以通过“广播”地址联系。有两个特殊功能寄存器用于定义从机地址 SADDR和从机地址掩码SADEN。 SADEN用于定义SADDR的哪些位被用，哪些位不必关心。 SADEN掩码可以与SADDR以“逻辑与”的方式以创建每个从机的“Given”地址。使用“Given”地址允许多从机被识别。

SADDR –从机0地址

7	6	5	4	3	2	1	0
SADDR[7:0]							
读/写							

地址：A9H

复位值：0000 0000b

位	名称	描述
7:0	SADDR[7:0]	从机0地址 该字节定义微控制器自身的从机地址以用于串口0多机通信。

SADEN –从机 0地址掩码

7	6	5	4	3	2	1	0
SADEN[7:0]							
读/写							

地址：B9H

复位值：0000 0000b

位	名称	描述
7:0	SADEN[7:0]	从机0地址掩码。 该字节为串口0掩码，为存储“Given”地址的“无关（定义为0）”位。无关位可使更多从机得以灵活运用。

SADDR_1 –从机1地址

7	6	5	4	3	2	1	0
SADDR_1[7:0]							
读/写							

地址：BBH

复位值：0000 0000b

位	名称	描述
7:0	SADDR_1[7:0]	从机1地址 该字节定义微控制器自身的从机地址以用于串口1多机通信..

SADEN_1 –从机1地址掩码

7	6	5	4	3	2	1	0
SADEN_1[7:0]							
读/写							

地址：BAH

复位值：0000 0000b

位	名称	描述
7:0	SADEN_1[7:0]	从机1地址掩码。 该字节为串口1掩码为存储“Given”地址的“无关（定义为0）”位。无关位可使更多从机得以灵活运用。

下列范例用以说明该功能的灵活应用

范例 1, 从机 0:

SADDR = 11000000b
SADEN = 11111101b
 Given = 110000X0b

范例 2, 从机 1:

SADDR = 11000000b
SADEN = 11111110b
 Given = 110000Xb

在上面的例子中SADDR是相同的，SADEN的数据用于区分两个从机。从机0要求位0为”0”而忽略位1，从机1要求位1为”0”而位0被忽略。一个从机0唯一的地址11000010B，由于从机1要求位1为0。一个从机1唯一的地址将自1位1100001b将排除从机0。这两个从机可以选择在同一时间，地址位0 = 0（从机0）和第1位= 0（从机1）。因此，使用广播地址(Boadcast address) 1100000b就可以同时定址。

更复杂应用可用于排除从机0之后，选择从机1或2:

范例 1, 从机 0:

SADDR = 11000000b
SADEN = 11111001b
 Given = 11000XX0b

范例 2, 从机 1:

SADDR = 11100000b
SADEN = 11111010b
 Given = 11100X0Xb

范例 3, 从机 2:

SADDR = 11000000b
SADEN = 11111100b
 Given = 110000XXb

在上面的例子中，3个从机的分别是在地址的低3位。从机0要求位0 = 0，它可用11100110b解决。从机1要求位1= 0，它可用11100101b识别。从机2要求位2= 0，其独立的地址是11100011b。要选择从机0和1，去除从机2，可使用地址11100100b，因为它是必要的第2位= 1来排除从机2。

每个从机的“广播”地址的计算是通过逻辑或SADDR和SADEN。结果中的零位被视为“无关”位。例如:

SADDR = 01010110b
SADEN = 11111100b
 Broadcast = 1111111Xb

使用“无关”位可在广播模式下，提供更灵活的应用。不过在大部分应用条件下，广播地址全部使用FFH。

复位后，SADDR和SADEN初始化为00H。这将对于所有“无关”地址产生一个“Given”地址，以及一个“广播”地址对应所有XXXXXXXXb地址（所有“无关”位）。这样有效地禁止了自动寻址模式，允许微控制器保持标准串口模式而不使用这个功能。

14. 串行外围总线 (SPI)

N76E003系列提供支持高速串行通信的SPI模块。SPI 为微控制与外设 EEPROM, LCD 驱动, D/A 转换之间提供全双工、高速、同步传输的总线。可提供主机从机模式传输，速度可达到时钟频率 $F_{sys}/2$ ，支持传输完成标志位和“写”冲突标志位。在多主机系统中，SPI 支持主机模式错误用以防止主机冲突。

14.1 功能描述




图14-1. SPI 结构功能图

图14-1展示了SPI的简单体系结构。SPI的主要模块有SPI控制寄存器，SPI状态逻辑，波特率控制和引脚逻辑控制。为了传送数据和接收数据，SPI 提供了移位寄存器和读数据缓冲器。因为无论传送数据或是接收数据都是双缓存,所以传输端时，在前一个数据发送完成前，也可以写入下一笔把数据。接收端能读取读数据缓存,在移位寄存器接收第二个数据时，同时前一个接收的数据将被传送到读数据缓存。

SPI 接口有四个管脚，分别是主进/从出(MISO)，主出/从进(MOSI)，移位时钟(SPCLK)，和从机选择(\overline{SS})。MOSI脚用于传输主机到从机的8位数据，所以MOSI是一个主机设备的输出引脚，从机设备的输入引脚。相应的，MISO用于接收从机到主机的串行数据。

SPCLK引脚为主机模式下的时钟输出，从机的输入时钟。移位时钟用于MOSI和MISO脚之间数据传输的同步时钟。主机模式发送8个移位时钟周期，在总线上交换一个字节数据。位移位时钟由主机输出，所以一组SPI传输系统上只能有一个主机以避免设备冲突。

从机设备通过设定从机选择脚 (\overline{SS})选择。当需要访问任何从机时，该从机的此信号脚必须保持低。当 \overline{SS} 为高，该从机访问将被禁止。若为多从机模式，在同一时刻必须保持只有一个从机被选定。对于主机， \overline{SS} 脚不做任何用途，可配置为普通端口另做他用。 \overline{SS} 可用于多主机模式下主机模式错误侦测功能，详见 [章节14.5模式故障侦测](#)。N76E003也提供自动激活片选脚功能，通过自动触发 \overline{SS} 来传输字节。




图 14-2. SPI 多主机，多从机连接图

图 14-2 为典型的 SPI 设备连接图。通信总线通过 3 根信号线相连，MOSI ~ MOSI, MISO ~ MISO, 和 SPCLK ~ SPCLK。主机通过一个并口的 4 个管脚来控制 4 个 \overline{SS} 脚，从而实现每个 \overline{SS} 线分别控制每个从机。MCU1 和 MCU2 可以任意定义为主机或从机模式。 \overline{SS} 需配置为主机模式侦测功能避免多主机冲突。




图 14-3. SPI 单主机，单从机连接图

图 14-3 表示 SPI 模块单主机/从机互连简图。在传输时，主机通过 MOSI 线向从机发送数据。同时，主机也通过 MISO 线由从机接收数据。此时主机和从机的两个移位寄存器可被视为一个 16 位的循环移位寄存器。因此，当主机向从机发送数据时，从机数据也同时推向主机。这样通过两 MCU 的 SPI 移位寄存器，就完成了交换数据。

默认情况下，SPI 先发送 MSB。当 LSBFE (SPCR.5) 置 1，SPI 首先发送 LSB，该位不会影响寄存器内 MSB/LSB 的排列顺序。注，下述全部是基于 LSBFE 为 0 的情况，MSB 首先被发送和接收。

控制寄存器 (SPCR), SPI 状态寄存器 (SPSR), SPI 数据寄存器 (SPDR) 这三个寄存器用于 SPI 传输。这些寄存器提供控制，状态检测，数据存储以及时钟发生设置。下面描述 SPI 寄存器的相关功能。

SPCR – SPI 控制寄存器

7	6	5	4	3	2	1	0
SSOE	SPIEN	LSBFE	MSTR	CPOL	CPHA	SPR1	SPR0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：F3H, page 0

复位值：0000 0000b

位	名称	描述
7	SSOE	从机选择输出使能位 该位搭配 DISMODF (SPSR.3) 用于定义 SS 管脚，如表 14-1。该位仅在 MSTR=1 和 DISMODF=1 的条件下有效。 0 = SS 作为普通 I/O。 1 = SS 选择的外部从机设备，当数据传输时自动拉低，当总线进入空闲模式时自动变高
6	SPIEN	SPI 使能 0 = 关闭 SPI 功能。 1 = 打开 SPI 功能。
5	LSBFE	LSB 优先使能 0 = SPI 优先传输最高位 MSB 数据 1 = SPI 优先传输最低位 LSB 数据

位	名称	描述																				
4	MSTR	使能主机模式 该位用于切换SPI工作于主机与从机模式。 0 = SPI 配置为从机模式。 1 = SPI配置为主机模式。																				
3	CPOL	SPI 时钟极性选择 CPOL位定义，SPI总线在空闲模式时时钟脚的电平状态。详见 图14-4. SPI 。 0 = SPI时钟在空闲模式时低电平。 1 = SPI时钟在空闲模式时高电平。																				
2	CPHA	SPI 时钟相位选择 CPHA 位定义在采样时所用的时钟边沿。详见 图14-4. SPI 0 = SPI在时钟第一个边沿采样数据。 1 = SPI在时钟第二个边沿采样数据。																				
1:0	SPR[1:0]	SPI 时钟速率选择 这两位搭配确定SPI四种时钟分频 下述以 $F_{SYS} = 16 \text{ MHz}$ 条件计算。 <table border="1" style="margin-left: 40px;"> <thead> <tr> <th>SPR1</th> <th>SPR0</th> <th>除频</th> <th>SPI 时钟速率</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>2</td> <td>8M bit/s</td> </tr> <tr> <td>0</td> <td>1</td> <td>4</td> <td>4M bit/s</td> </tr> <tr> <td>1</td> <td>0</td> <td>8</td> <td>2M bit/s</td> </tr> <tr> <td>1</td> <td>1</td> <td>16</td> <td>1M bit/s</td> </tr> </tbody> </table> SPR[1:0]只在主机模式有效 (MSTR = 1)。在从机模式下，时钟脚自动与主机同步最高速率为 $F_{SYS}/2$	SPR1	SPR0	除频	SPI 时钟速率	0	0	2	8M bit/s	0	1	4	4M bit/s	1	0	8	2M bit/s	1	1	16	1M bit/s
SPR1	SPR0	除频	SPI 时钟速率																			
0	0	2	8M bit/s																			
0	1	4	4M bit/s																			
1	0	8	2M bit/s																			
1	1	16	1M bit/s																			

SPCR2 –SPI控制寄存器2

7	6	5	4	3	2	1	0
-	-	-	-	-	-	SPIS1	SPIS0
-	-	-	-	-	-	读/写	读/写

地址：F3H, page 1

复位值：0000 0000b

位	名称	描述																																				
7:2	-	保留																																				
1:0	SPIS[1:0]	SPI 两相邻字节传输间隔时间选择 SPIS[1:0] 和 CPHA 选择SPI两个相邻字节传输间隔时间： <table border="1" style="margin-left: 40px;"> <thead> <tr> <th>CPHA</th> <th>SPIS1</th> <th>SPIS0</th> <th>SPI clock</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> <td>0.5</td> </tr> <tr> <td>0</td> <td>0</td> <td>1</td> <td>1.0</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> <td>1.5</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> <td>2.0</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> <td>1.0</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> <td>1.5</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> <td>2.0</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> <td>2.5</td> </tr> </tbody> </table> SPIS[1:0] 仅当主机模式(MSTR = 1)下有效。	CPHA	SPIS1	SPIS0	SPI clock	0	0	0	0.5	0	0	1	1.0	0	1	0	1.5	0	1	1	2.0	1	0	0	1.0	1	0	1	1.5	1	1	0	2.0	1	1	1	2.5
CPHA	SPIS1	SPIS0	SPI clock																																			
0	0	0	0.5																																			
0	0	1	1.0																																			
0	1	0	1.5																																			
0	1	1	2.0																																			
1	0	0	1.0																																			
1	0	1	1.5																																			
1	1	0	2.0																																			
1	1	1	2.5																																			

表 14-1. 从机选择脚定义

DISMODF	SSOE	主机模式(MSTR = 1)	从机 (MSTR = 0)
0	X	\overline{SS} 作为模式错误输入脚	\overline{SS} 作为从机选择输入脚
1	0	通用 I/O	
1	1	自动 \overline{SS} 输出	

SPSR –SPI 状态寄存器

7	6	5	4	3	2	1	0
SPIF	WCOL	SPIOVF	MODF	DISMODF	-	-	-
读/写	读/写	读/写	读/写	读/写	-	-	-

地址：F4H

复位值：0000 0000b

Bit	名称	描述
7	SPIF	SPI传输完成标志 在SPI数据传输完成或接收到的数据移入到SPI读缓冲时，该位通过硬件设置为1。如果使能 ESPI (EIE .0) 和 EA, SPI中断请求。该位必须由软件清零。如果SPI置1，禁止向SPDR写入
6	WCOL	写冲突位 该位表示写冲突事件. 一旦发生写冲突事件，该位被置位，必须通过软件清零。
5	SPIOVF	SPI 溢出标志 该位表示溢出事件，一旦发生溢出，该位置位，如果使能ESPI 和 EA, SPI请求中断。该位必须由软件清零
4	MODF	模式错误中断状态标志 该位表示模式错误事件。如果 \overline{SS} 配置成模式错误输入(MSTR=1且DISMODF=0) 和 \overline{SS} 被外部器件拉低, 将产生模式错误，MODF将被置1。如果使能 ESPI 和 EA, SPI中断请求。该位必须由软件清零
3	DISMODF	禁止模式错误检测 该位结合SSOE (SPCR.7) 位用于决定 \overline{SS} 的特征。DISMODF 仅在主机模式下有效 (MSTR = 1)详见 表14-1.从机选择脚定义 0 = 使能模式错误检测。 \overline{SS} 为模式错误检测的输入脚，不管SSOE设置。 1 = 禁止模式错误检测。 \overline{SS} 的依赖SSOE 位配置。

SPDR – SPI数据寄存器

7	6	5	4	3	2	1	0
SPDR[7:0]							
读/写							

地址：F5H

复位值：0000 0000b

位	名称	描述
7:0	SPDR[7:0]	<p>串行外设数据寄存器</p> <p>该字节为SPI总线上传输或接收的数据。一个字节的写入实际是写入到移位寄存器内操作。一个字节的读取，实际上是一个缓冲区读取数据操作。在主机模式，写该寄存器将启动传输并同时接收一个字节。</p>

14.2 操作模式

14.2.1 主机模式

MSTR (SPCR.4)位置1，SPI工作在主机模式。整个SPI系统中只允许一个主机启动传输。每次传输总是由主机发起，对主机SPDR寄存器的写开始传送。在SPCLK控制下在MOSI管脚传送数据。同时，MISO管脚接收数据。在8位数据传输完毕后，SPIF (SPSR.7)由硬件自动置位以示完成一个字节数据传输。同时接收到的数据也会传送到SPDR。用户可以从SPDR读出数据，并清除SPIF。

14.2.2 从机模式

设定MSTR为0，SPI将工作在从机模式。当作为从机模式时，SPCLK管脚变为输入脚，它将作为时钟输入被另外一个主机SPI设备的输出时钟控制， \overline{SS} 管脚也变为输入脚。当从机设备的 \overline{SS} 管脚不为低时，主机设备不能与从机交换数据。在数据传输开始前和数据传输完成前， \overline{SS} 管脚都需要保持低电平状态。如果 \overline{SS} 变为高电平，SPI将被迫进入闲置状态。如果 \overline{SS} 管脚在传输的过程被置高，那么传输将被取消，接收移位缓存区里剩下的位数将变高，同时也将进入闲置状态。

在从机模式下，数据通过MOSI管脚从主机向从机传输，通过MISO管脚从从机向主机传输。通过主机SPCLK的时钟控制，数据进入位移寄存器。在移位寄存器接收到一个字节后，数据将移到读数据缓存，同时SPIF置1。对SPDR的读操作实际上就是对读缓冲器的一次读操作。为了防止缓冲器溢出或因溢出导致数据丢失，从设备必须在数据第二次从移位寄存器向读缓冲器传送前，把数据从SPDR读出和把SPIF清零。

14.3 时钟格式和数据传输

为了适应各种各样的同步串行外设，SPI提供时钟极性位CPOL（SPCR.3）和时钟相位位CPHA（SPCR.2）寄存器用以控制。如图14-4. SPI所示，CPOL和CPHA组合出四种不同的时钟格式。CPOL位表示空闲状态时SPCLK脚电平。CPHA位定义表示是MOSI和MISO上时钟的哪个边沿用来采样。在同一系统上的主从设备中，CPOL和CPHA的配置应该是相同的。传输不同的数据格式，将产生随机错误结果。




图14-4. SPI 时钟格式

在SPI传输中，总是由主机启动传输。如果SPI被选定作为主模机式（MSTR = 1）并且打开传输（SPIEN =1），对主机的SPI数据寄存器（SPDR）写入数据将启动SPI时钟和数据传输。传出一个字节的的同时会接收一个字节的内容，此后SPI时钟停止，主机和从机的SPIF（SPSR.7）同时被置1。如果SPI中断使能位ESPI（EIE.0）设置为1，全局中断使能（EA= 1），将执行SPI的（ISR）中断服务程序。

关于从机模式下， \overline{SS} 信号需要注意。如图14-4. SPI所示，CPHA=0时，SPCLK第一个边沿为MSB的采样点（LSBFE= 0，MSB优先发送为例）。因此，从机必须在SPCLK第一个采样边沿出现之前先把MSB传出。 \overline{SS} 的下降沿可用于准备MISO的MSB。因此，每次成功串行传输一个字节后， \overline{SS} 引脚必须切换先高然后低。此外，如果从机将数据写入SPI数据寄存器（SPDR）时，如果 \overline{SS} 为低电位，则会发生写冲突错误。

当CPHA = 1，采样边沿位于SPCLK时钟的第二个边沿。从机使用的第一个SPCLK时钟转移的MSB，而不是 \overline{SS} 的下降沿。因此，在每次成功传输时 \overline{SS} 可以始终保持低电位保持低之间的转移。此格式更适合单主机单从机的结构使用。CPHA =1模式，从机的 \overline{SS} 可以不连接在SPI系统中，直接接地。

在SPI传输使能(SPIEN = 1)前, 必须先对SPI传输进行配置, 否则传输过程中对LSBFE, MSTR, CPOL, CPHA 及 SPR[1:0] 的任一更改, 将会停止SPI传输并强迫总线进入空闲模式。所以在任何配置位更改前, 请先关闭SPIEN使能位。




图14-5. SPI时钟和数据格式 (CPHA = 0)




图14-6. SPI 时钟和数据格式 (CPHA = 1)

14.4 从机选择引脚 \overline{SS} 配置

N76E003SPI提供灵活的 \overline{SS} 配置用于不同系统。当作为从机时， \overline{SS} 始终定义为选择输入脚。当作为主机时， \overline{SS} 有三种不同的功能定义，可以通过DISMODF (SPSR.3) 和SSOE (SPCR.7)来配置。默认情况DISMODF=0，故障侦测功能打开， \overline{SS} 配置为输入脚并检测是否发生故障。反之，如果DISMODF=1，故障侦测功能关闭，SSOE寄存器定义控制 \overline{SS} 管脚。当SSOE=1，从机选择信号自动生成，主机的 \overline{SS} 管脚直接与从机的 \overline{SS} 脚连接，当选择外部从机进行传输时 \overline{SS} 自动拉低，当进入闲置状态或者没有选择从机时，自动拉高。当SSOE=0且DISMODF=1时， \overline{SS} 不再用作SPI管脚，而完全配置为普通端口状态。

14.5 模式故障侦测

在一个SPI网络中，当不止一个设备有可能成为主机时，为减少数据传输错误，模式故障侦测功能是非常有用的。当一个主机打开模式故障侦测并发现 \overline{SS} 由其它设备拉低，配置详见 [表14-1.从机选择脚定](#)

义，说明系统上有一个从机试图寻找主机地址并把主机认为从机。此时，硬件会自动将SPCR 的 MSTR 和SPIEN清除，从而SPI功能关闭，并使能错误侦测标志MODF (SPSR.4)置1，如果之前已打开中断 ESPI (EIE .6) 和EA置1，则会进入中断向量。

14.6 写冲突错误

SPI在发送方向上是单缓存，但在接收上是双缓存。除非前一个数据传输完，否则新的数据不能写入移位寄存器。当正在进行一次传送时，如果设备同时又写数据到SPDR，将发生写冲突错误。发送数据时由于SPDR不是一个双缓存，任何写入SPDR数据将直接写入SPI的移位寄存器。一旦发生一个写冲突错误，WCOL(SPSR.6)会被硬件置1指示发生一个写冲突。这种情况下，当前的传输继续不停，然而引起写冲突的新数据将丢失。尽管SPI逻辑可以在主机和从机之间进行写冲突检测，但写冲突通常会是一个从机错误，原因是当主机开始一次传送时，从机是无法预知。在从机接收过程中，写SPDR也将产生写冲突错误。WCOL标志用软件清除。

14.7 移出错误

对于接收数据，SPI是双缓存的。接收到的数据移入到一个读数据缓存中，同时能接收第二个数据。然而，在下一个数据移入之前，必须确保已从SPDR中读取取出已接收数据。在下一个数据被移入前，要把前一个数据从读缓存区内读出，并且清除SPIF，这样的才不会产生移出错误，反之，将产生移出错误。这种情况下，第二个字节的数据不会正常移入读数据缓存，缓存区内仍保留有前一个数据。当发生移出错误时，SPIOVF (SPSR.5)会被硬件置1。如果中断打开，会进入中断请求。Figure 14-7. SPI 表示接收数据与移出错误之间的关系。




Figure 14-7. SPI 数据移出错误波形

14.8 SPI 中断

SPI中断状态标志包括SPIF、MODF 和 SPIOVF，用于产生SPI事件中中断请求。这些位都放在SPSR寄存器中。当有外部数据传入SPDR或自身完成数据传输后，SPIF标志将被置位。MODF置1时，表示 \overline{SS} 进入模式错误状态，SPIOVF表示接收发生数据移出错误。当SPI中断打开时（ESPI (EIE.6) 和EA置1），当这3个标志中的任意一个置1，CPU会执行SPI中断服务程序。用户若需要了解是由何种标志引起中断，必须检查相应的标志位。这三个标志必须由用户软件清除。




图14-8. SPI 中断请求

15. I²C 总线

I²C 总线提供了一种串行通信方式，用在 MCU 与 EEPROM，LCD模块，温度传感器等等之间控制。

I²C 用两条线 (数据线SDA 和时钟线 SCL) 在设备间传输数据。

I²C 总线用作主机与从机之间双向数据传输。可以用于多主机系统，支持无中央主机及多主机系统，主机与主机之间的总线仲裁传输，同步时钟SCL的存在，允许设备间使用不同比特率的数据传输。支持四种传输模式：主发，主收，从发，从收。I²C 总线仅支持 7位地址。支持广播呼叫，支持标准速率传输 (100kbps) 和快速传输 (400k bps)。

15.1 功能描述

对于双向传输操作，SDA 及SCL 引脚必须配置成开漏模式，形成逻辑线与功能：总线上当有一个器件输出0，总线上就是0电平，所有器件全输出1，总线上才是高电平，需要通过外接上拉电阻把电平拉高。N76E003, 在设置I2CEN (I2CON.6)使能I2C功能之前，必须把SCL，SDA的输出锁存在逻辑1的状态。




图15-1. I²C 总线连接

I²C 空闲时，两条线都为高。这时任一设备都可以做为主机发个起始位 START 开始数据传输，在停止位 STOP 出现之前，总线被认为处于忙状态。主机产生串行时钟脉冲以及起始位和停止位。如果总线上没有START起始信号，则所有总线设备被认为未被寻址从机，硬件自动匹配自己的从机地址或广播呼叫地址，(广播地址可由 GC (I2ADDR.0)使能或禁止.)。若地址匹配，就产生中断。

I2C总线上传输的每个字节都包含8个数据位(MSB优先)和一个应答位，共9位。但每次传输的字节个数没有明确界定(起始位 START 和停止位 STOP之间的字节个数)，但每个字节都应有一个应答位。主机产生8个时钟脉冲，以传输8位数据。在第8个时钟SCL下沿后，由SDA脚输出数据后，SDA转为输入模

式在第9个时钟脉冲以读取第9位应答位。在第9个时钟脉冲后，数据接收端若没准备好接收下一个字节，可以拉住时钟线保持低，让传输挂起。接收端释放时钟线SCL以后，传输继续。




图 15-2. I²C 总线协议

15.1.1 开始和停止条件

I²C 总线时序定义了起始START (S)和结束STOP (P)的条件。时钟SCL为高时，数据线SDA由高电平至低电平的跳变被认为是起始START标志。时钟SCL为高时，数据线SDA由低电平至高电平的跳变被认为是结束STOP标志。起始和结束都由主机产生，起始和结束之间被认为是总线忙状态。当成功判定结束条件以后，主机释放总线，所有设备都回到监听总线起始位状态，之前被呼叫从机也转为未寻址从机。I²C总线进入空闲状态等待下一个起始START信号，开始下一次传输。

主机若发出停止位STOP，传输就停止了。然而，主机也可以不发停止位，而是再次发出起始START信号 (Sr) 继续和上个地址通信，或者换个地址继续通信。各种读/写组合格式操作可能存在于一个传输中。




图15-3. 起始条件, 重复起始条件和停止条件

15.1.2 7位地址数据格式

起始位 START 之后, 第一个字节必须是“7位地址SLA+第8位读写方向位(R/W)”, 用以定义目标从机地址以及从机写入或读出数据。若第8位是0, 即SLA+W, 表示下个字节开始主机向从机写数据; 若是1, 即SLA+R, 就表示下字节开始, 主机向从机读数据。所以, 一个典型数据包含起始位 START,

SLA+W/R，一个或多个字节数据，最后是停止位 STOP。当一个从机已被定址及读写方向通过字节 SLA+W/R，随后的8位数据就跟随之前的设定进行传输。

I2C总线还有一种特殊寻址方式，广播呼叫寻址。在该模式下，发送的首字节数据为0。广播呼叫模式应用于主机希望向所有从机传输相同数据。当此寻址方式启用。收到广播要不要发应答由软件决定。若某个从机发了应答，这个从机就收发后续数据，和标准从机接收方式相同。注意：地址0x00默认用于广播呼叫方式，不能用于普通从机地址。因此理论上，总共7位地址I²C总线，共可以连接127个设备，地址由1至127。




图15-4. 一个传输中的I2C数据格式

在数据传输过程中，在时钟高电平时，SDA需要保持数据内容不能更改。只有在SCL为低时，SDA内容可以改变。

15.1.3 应答ACK

每字节传输SCL第9个脉冲用于传输应答位 (ACK)。通过将SDA拉低，来允许接收端（无论主机或是从机）回应发送端（无论主机或从机）。应答位时钟由主机产生。发送端设备在应答位时钟高电平周期内，需放弃对SDA的控制。ACK 为一个低电平信号。在应答位时钟周期的高电平时，SDA保持低电平用以表示接收端已成功接收到发送端的数据。通常被寻址的从机在整个传输过程中每字节都需要回复应答位。当该从机接收无法应答（NACK）从机地址时，从机将SDA线保持高以便主机产生停止(STOP)或发送重复开始(START)信号。

若从机接收没有应答从机地址后，将自身切换到未定址从机模式，从而无法接收更多数据字节。这时从机将SDA线拉高，此时主机应发送停止STOP信号或重复起始(repeated START)信号。

若是主机接收，主机控制着收发字节个数，主机在最后一个字节收发结束后不发应答位信号，从机端将切换为未定址从机模式，并释放SDA线，以便主机直接发停止位STOP 或重开始位START。




图 15-5.应答位

15.1.4 仲裁

主机仅可在总线空闲时发起传输。可能有多个器件同时发开始位START试图发起数据传输，这时就会出现总线仲裁。在该状态下，当SCL为高时，SDA上呈现仲裁信号。在仲裁过程中，第一个发起主机对SDA线置1（高电平）而另一个主机发送0（低电平），发送后主机会对SDA线上信号与自己发出的信号进行比较，由于“线与”的原因，时钟SCL为高时，发送0的主机会成功，而发送1的主机会失败。发送失败的主机立刻切换自身到未被寻址的从机状态，以确保自身能被仲裁胜利的主机寻址到。同时也释放数据线，并回到地址侦测状态，仲裁失败的主机，仍会发送时钟，直到当前字节结束。

仲裁机制让每个主机发送数据时，都会同时比较总线上的数据是否与自己发送的一致。注：如果其它主机发送0，发送1的主机会在仲裁中失败，仲裁会持续到总线上只有一个主机。如两个主机同时向一个从机发数据时，地址相同，仲裁会在第二个字节持续。




图 15-6. 两台主机仲裁过程

I²C 总线的这种仲裁机制，让总线上的设备可以有多个主机，而且没有优先等级。从机不介入仲裁。

15.2 I²C控制寄存器

I²C共有五个控制寄存器： I2CON, I2STAT, I2DAT, I2ADDR, 和 I2CLK. 这些寄存器用以提供协议控制，状态显示，数据传输、接收以及时钟速率控制。为灵活应用，配置I2CPX (I2CON.0)可以交换 SDA， SCL引脚功能。

I2CON –I²C 控制寄存器 (可位寻址)

7	6	5	4	3	2	1	0
-	I2CEN	STA	STO	SI	AA	-	I2CPX
-	读/写	读/写	读/写	读/写	读/写	-	读/写

地址：C0H

复位值：0000 0000b

位	名称	描述
7	-	保留位
6	I2CEN	I²C 总线使能 0 = I ² C 禁止. 1 = I ² C 使能. 使能 I ² C之前, SDA和SCL必须配置为输出1
5	STA	起始标志START 当STA置1, 如果总线空闲, I ² C产生START信号, 如果总线忙, I ² C等待停止条件STOP, 然后产生START信号 如果总线已经在主机模式且已发送一个或多个字节, 此时再设定STA, I ² C总线将产生重复开始信号repeated START 注: STA可在任何时间置1, 包括从机模式。但硬件不会在发送START或repeat START信号后自动清0。用户需软件清除。
4	STO	停止标志STOP I ² C总线在主机模式下设定STO为1, 将会向总线发送停止信号STOP。一旦总线上停止条件完成, STO由硬件自动清0。 当总线上产生错误状态(I2STAT 为 00H) STO 也会置1。这种情况下总线不会发送停止位。 如果STA和STO同时置1, 且在主机模式下, I ² C总线在发送STOP后马上发送START。如果在从机模式下, 应避免STA及STO同时置1, 以避免发出非法I ² C帧。
3	SI	I²C 中断标志 I ² C所有26种状态中出现一种, 硬件就会置1此位 (F8H 除外), 此时软件根据读取 I2STAT值, 来确认哪步已经执行和决定下一步动作。 SI由软件清0。在SI被清0之前, SCL低电平周期延长, 传输暂停, 该状态对于从机处理接收到的数据非常有用, 可以确保准确处理前一数据再接收下一个数据。 SI位被软件清0后, I ² C外设才会继续下一步: SI清除后, 总线将继续产生START和repeat START条件, STOP条件, 8位数据, 或者其他控制字节或位。因此, 在SI软件清除前, 软件应该准备好合适的寄存器设置。

位	名称	描述
2	AA	<p>应答响应标志</p> <p>若AA = 1, 当I2C器件是一个接收器或者是个地址匹配的从机时, 在SCL上的应答时钟脉冲期间, SDA将应答ACK (SDA低电平)</p> <p>若AA = 0, 当I2C器件是一个接收器或者是个地址匹配的从机时, 在SCL上的应答时钟脉冲期间, SDA将应答NACK (SDA高电平)。若器件自我清除AA标志位, 则会清除其从机地址或忽略广播呼叫, SI不会置位, 中断不予产生。</p> <p>注: 若已被寻址的从机, 在从机接收模式下未回复应答位或在从机发送模式下未接收到应答位, 该从机将变为未寻址从机, 无法接收数据直到其AA被置1, 且重新被主机定址。</p> <p>特殊情况注意: 从机发送模式时, I2STAT若为C8H, 从机发送最后一个字节给主机之前, 清除AA, 发送完最后一个字节的位后, 从机将变成未被定址的从机模式, 和主机断开。主机若再从总线上读数据, 将得到FFH。</p>
1	-	保留
0	I2CPX	<p>I2C 引脚选择</p> <p>0 = 分配SCL= P1.3, SDA= P1.4</p> <p>1 = 分配SCL= P0.2, SDA= P1.6</p> <p>注意: 一旦改变, I2C引脚就立即更改。</p>

I2STAT – I²C 状态寄存器

7	6	5	4	3	2	1	0
I2STAT[7:3]						0	0
读						读	读

地址: BDH

复位值: 1111 1000b

位	名称	描述
7:3	I2STAT[7:3]	<p>I²C 状态码</p> <p>高5位为状态码, 共有27种值。I2STAT = F8H时, 表示空闲, SI 将保持为0。其它26种状态, 都会让SI置1, 且产生中断请求。</p>
2:0	0	<p>保留位</p> <p>低三位一直为0</p>

I2DAT – I²C 数据寄存器

7	6	5	4	3	2	1	0
I2DAT[7:0]							
读/写							

地址: BCH

复位值: 0000 0000b

位	名称	描述
7:0	I2DAT[7:0]	<p>I²C 数据寄存器</p> <p>该寄存器存放准备发送的, 或接收到的数据。只要SI = 1, 此数据就有效。在I²C数据传输过程中, I2DAT读写的结果是不可预测的。当I2DAT移出时, 总线上的数据同步移入更新I2DAT。I2DAT总是显示为从总线上取出的最后一个字节。所以总线仲裁失败时, I2DAT原来的值在传输后已经改变。</p>

I2ADDR – I²C Own Slave Address

7	6	5	4	3	2	1	0
I2ADDR[7:1]							GC
读/写							读/写

地址：C1H

复位值：0000 0000b

位	名称	描述
7:1	I2ADDR[7:1]	<p>I²C从机地址</p> <p><u>主机模式:</u> 无效</p> <p><u>从机模式:</u> 存放7位从机地址。主机需要定址该从机，需通过在START或repeat START之后的第一个字节值地址信息与此地址相同。如果AA为1，该从机响应主机，成为被定址从机。否则主机呼叫地址会被忽略。 注：I2ADDR[7:1] 不能写为全0，因为0x00为广播呼叫方式寻址专用。</p>
0	GC	<p>广播呼叫位</p> <p><u>主机模式:</u> 无效</p> <p><u>从机模式:</u> 0 = 广播呼叫模式忽略，不响应。 1 = 如果AA置1，参与广播呼叫模式，若AA清0，忽略广播呼叫。</p>

I2CLK – I²C 时钟寄存器

7	6	5	4	3	2	1	0
I2CLK[7:0]							
读/写							

地址：BEH

复位值：0000 1001b

Bit	名称	描述
7:0	I2CLK[7:0]	<p>I²C 时钟设定</p> <p><u>主机模式:</u> 该寄存器设定作主机时I²C 总线时钟速率。算式如下： $\frac{F_{SYS}}{4 \times (I2CLK + 1)}$ 默认状态下，时钟频率为400kbps (系统频率16 MHz)。注I2CLK 值写入00H 及01H 无效。</p> <p><u>从机模式:</u> 该字节无效，从机自动同步主机时钟，最高400kbps。</p>

15.3 工作模式

I²C 协议定义了四种模式：主机发送，主机接收，从机发送，从机接收。还有一种特殊模式广播呼叫模式，其操作方式与从机接收模式类似。

15.3.1 主机发送模式

主机发送多个字节到从机，主机产生时钟，故需要在I2CLK内填入设定值。主机发送模式需要将STA (I2CON.5) 置1。此时，一旦检测到总线空闲，主机就会发出一个起始位START，若成功，SI(I2CON.3) 将被置1，状态码I2STAT置为08H。接下来应把从机地址和写位(SLA+W)写入 I2DAT，然后清0位SI，总线上发出SLA+W。

主机发出SLA+W 收到从机应答位ACK后，SI被置1，状态码I2STAT = 18H。接下来将按照用户定义格式发送数据。所有的数据发送完以后，位 STO (I2CON.4)置1，并清除SI位以发出停止信号STOP，或者也可以发送重复起始信号repeat START，而不发送STOP，直接开始新一轮数据传输。




图15-7. 主机发送模式流程和寄存器状态

15.3.2 主机接收模式

主机接收模式，由从机传输数据。初始化设置与主机发送模式相同，主机发送起始位以后， I2DAT 应写入从机地址和“读位” (SLA+R)。收到从机应答位ACK后 SI 被置1且状态码 I2STAT= 40H。SI 清0后开始接收从机数据，若 AA 位 (I2CON.2) =1，主机收到数据后回应答位；若 AA =0主机收到数据后不回答NACK。然后主机可以发停止位或重起始开始新一轮传输。




图15-8. 主机接收模式流程和寄存器状态

15.3.3 从机接收模式

在从机接收模式下，从机接收主机发来的数据。在传输开始前，I2ADDR 应写入从机地址，I2CLK内容无效，AA置1用以响应主机的定址。上述初始化后，从机进入空闲模式，等待“写”信号（SLA+W）。若主机仲裁失败，也会直接进入从机接收模式。

当从机被“写”信号SLA+W寻址到后，需要清0 SI位，以便从主机接收数据。如果在传输过程中AA=0，从机将在下一字节返回无应答位NACK，从机也将转为未定址从机，与主机联系终止，不再接收数据，且I2DAT保持之前接收到的数据。




图15-9. 从机接收模式流程和寄存器状态

15.3.4 从机发送模式

从机发送模式，数据由从机发送给主机。当初始化I2ADDR及I2CON值后，器件等待直到自身地址被“读”信号(SLA+R)定址。若主机仲裁失败，也可进入从机发送模式。

当从机被“读”信号SLA+R定址，需要将SI信号清0用以向主机发送数据。通常主机接收每字节数据后会返回应答位，如果没有接收到应答位，接下去的传输中，从机将发送全1数据。并变为未定址从机。如果传输过程中AA清0，从机将发送最后一个字节数据，并在接下去的传输中发送全1数据，并将自身变为未定址从机。




图15-10. 从机发送模式流程和寄存器状态

15.3.5 广播呼叫模式

广播呼叫模式是一种特殊的从机接收模式，定址方式为0x00，从机地址和读写都为0。当GC (I2ADDR.0) 位及AA 都为置1，使能接收广播呼叫模式。在该模式下I2STAT值与普通从机接收模式I2STAT值不同。仲裁失败也可能进入广播呼叫模式。




图15-11. 广播呼叫模式流程和寄存器状态

15.3.6 各状态码表述

I2STAT状态寄存器中,有两种状态码不归属25种之前所述状态: F8H 及 00H。

F8H 用以标示在之前的传输中没有有效信息,意味着, SI标志位为0且无I²C 中断产生。

00H 标示在传输过程中,有总线错误发生。总线错误是指START 或 STOP在传输的过程中出现在错误的位置,例如在地址或数据的第二位或应答位。当总线发生错误, SI标志马上会被置1,工作中的节点设备马上切换到未被定址从机模式,释放SDA 和SCL,并将I2STAT寄存器清0。要恢复总线状态,需要置位STO位并清除SI位,然后STO会由硬件清0,而不需要真正的STOP信号波形,释放总线恢复到正常空闲状态。

有一种特殊情况,当SDA线被强制拉低导致阻塞, START信号或重复起始(repeat START)信号无法成功产生时,从机将失去同步。解决方法是在SCL线上额外多送一个时钟脉冲。通过将STA位置1,总线上产生额外的时钟脉冲,由于SDA始终拉低,SDA线上不会产生START信号。一旦SDA线被释放,正常的START信号送出,状态寄存器上会显示08H,串行传输继续。相同的状况,如果需要发送重复开始(repeated START)信号受阻,也可以采用上述方式。在上述方式完成传输后,状态寄存器显示10H,而不是显示08H。注:软件无法介入上述总线问题传输。

主机模式		从机模式	
状态	描述	状态	描述
0x08	开始信号	0xA0	从机发送重复开始或停止信号
0x10	主机重复开始信号	0xA8	从机发送地址应答
0x18	主机发送地址应答	0xB0	从机发送仲裁失败
0x20	主机发送地址无应答	0xB8	从机发送数据应答
0x28	主机发送数据应答	0xC0	从机发送数据无应答
0x30	主机发送地址无应答	0xC8	从机发送最后数据应答
0x38	主机仲裁失败	0x60	从机接收地址应答
0x40	主机接收地址应答	0x68	从机接收仲裁失败
0x48	主机接收地址无应答	0x80	从机接收数据应答
0x50	主机接收数据应答	0x88	从机接收地址无应答
0x58	主机接收数据无应答	0x70	广播呼叫模式地址应答
0x00	总线错误	0x78	广播呼叫模式仲裁失败
		0x90	广播呼叫模式数据应答
		0x98	广播呼叫模式数据无应答
0xF8	释放总线		

注意：“0xF8”退出主机/从机模式，不会触发中断

15.4 I²C 中断服务程序典型结构范例

下例为在KEIL™ C51 中I²C 中断服务程序范例，包含26中状态子程处理。用户可根据实际应用选取所需状态处理。删除状态时，请确认该状态不会产生。

```

Void I2C_ISR (void) interrupt 6
{
    switch (I2STAT)
    {
        //=====
        //Bus Error, always put in ISR for noise handling
        //=====
        case 0x00:                /*00H, bus error occurs*/
            STO = 1;              //recover from bus error
            break;
        //=====
        //Master Mode
        //=====
        case 0x08:                /*08H, a START transmitted*/
            STA = 0;              //STA bit should be cleared by
software
            I2DAT = SLA_ADDR1;    //load SLA+W/R
            break;
        case 0x10:                /*10H, a repeated START transmitted*/
            STA = 0;
            I2DAT = SLA_ADDR2;
            break;
        //=====
        //Master Transmitter Mode
        //=====
        case 0x18:                /*18H, SLA+W transmitted, ACK
received*/
            I2DAT = NEXT_SEND_DATA1; //load DATA
            break;
        case 0x20:                /*20H, SLA+W transmitted, NACK
received*/
            STO = 1;              //transmit STOP
            AA = 1;              //ready for ACK own SLA+W/R or
General Call
            break;
        case 0x28:                /*28H, DATA transmitted, ACK
received*/
            if (Conti_TX_Data)    //if continuing to send DATA
                I2DAT = NEXT_SEND_DATA2;
            else                  //if no DATA to be sent
            {
                STO = 1;
                AA = 1;
            }
            break;
    }
}

```

```

received*/      case 0x30:                                /*30H,   DATA   transmitted,   NACK
                STO = 1;
                AA = 1;
                break;
                //=====
                //Master Mode
                //=====
                case 0x38:                                /*38H, arbitration lost*/
                STA = 1;                                //retry to transmit START if bus free
                break;
                //=====
                //Master Receiver Mode
                //=====
received*/      case 0x40:                                /*40H,   SLA+R   transmitted,   ACK
                AA = 1;                                //ACK next received DATA
                break;
received*/      case 0x48:                                /*48H,   SLA+R   transmitted,   NACK
                STO = 1;
                AA = 1;
                break;
transmitted*/  case 0x50:                                /*50H,   DATA   received,   ACK
                DATA_RECEIVED1 = I2DAT;              //store received DATA
                if (To_RX_Last_Data1)                 //if last DATA will be received
                    AA = 0;                            //not ACK next received DATA
                else                                   //if continuing receiving DATA
                    AA = 1;
                break;
transmitted*/  case 0x58:                                /*58H,   DATA   received,   NACK
                DATA_RECEIVED_LAST1 = I2DAT;
                STO = 1;
                AA = 1;
                break;
                //=====
                //Slave Receiver and General Call Mode
                //=====
returned*/     case 0x60:                                /*60H,   own    SLA+W   received,   ACK
                AA = 1;
                break;
                case 0x68:                                /*68H, arbitration lost in SLA+W/R
                own SLA+W received, ACK returned */
                AA = 0;                                //not ACK next received DATA after
                //arbitration lost
                STA = 1;                                //retry to transmit START if bus free
                break;
returned */    case 0x70:                                /*70H,   General Call received,   ACK
                AA = 1;
                break;
returned*/     case 0x78:                                /*78H, arbitration lost in SLA+W/R
                General Call received,   ACK
                AA = 0;
                STA = 1;
                break;

```

```

received,      case 0x80:                                /*80H,  previous  own  SLA+W,  DATA
                                                         ACK returned*/
                DATA_RECEIVED2 = I2DAT;
                if (To_RX_Last_Data2)
                    AA = 0;
                else
                    AA = 1;
                break;
received,      case 0x88:                                /*88H,  previous  own  SLA+W,  DATA
mode                                                    NACK returned, not addressed SLAVE
                                                         entered*/
                DATA_RECEIVED_LAST2 = I2DAT;
                AA = 1;                                //wait for ACK next Master addressing
                break;
received,      case 0x90:                                /*90H,  previous  General Call,  DATA
                                                         ACK returned*/
                DATA_RECEIVED3 = I2DAT;
                if (To_RX_Last_Data3)
                    AA = 0;
                else
                    AA = 1;
                break;
received,      case 0x98:                                /*98H,  previous  General Call,  DATA
mode                                                    NACK returned, not addressed SLAVE
                                                         entered*/
                DATA_RECEIVED_LAST3 = I2DAT;
                AA = 1;
                break;
                //=====
                //Slave Mode
                //=====
received while  case 0xA0:                                /*A0H,  STOP  or  repeated  START
                                                         still addressed SLAVE mode*/
                AA = 1;
                break;
                //=====
                //Slave Transmitter Mode
                //=====
returned*/     case 0xA8:                                /*A8H,  own  SLA+R  received,  ACK
                I2DAT = NEXT_SEND_DATA3;
                AA = 1;                                //when AA is "1", not last data to be
                                                         //transmitted
                break;
                case 0xB0:                                /*B0H,  arbitration lost in SLA+W/R
                                                         own SLA+R received, ACK returned */
                I2DAT = DUMMY_DATA;
                AA = 0;                                //when AA is "0", last data to be
                                                         //transmitted
                STA = 1;                                //retry to transmit START if bus free
                break;

```



```

        casE 0xB8:                                /*B8H, previous own SLA+R, DATA
transmitted,                                    ACK received*/
                                                I2DAT = NEXT_SEND_DATA4;
                                                if (To_TX_Last_Data) //if last DATA will be transmitted
                                                    AA = 0;
                                                else
                                                    AA = 1;
                                                break;
        casE 0xC0:                                /*C0H, previous own SLA+R, DATA
transmitted,                                    NACK received, not addressed SLAVE
mode                                             entered*/
                                                AA = 1;
                                                break;
        casE 0xC8:                                /*C8H, previous own SLA+R, last DATA
trans-                                          mitted, ACK received, not addressed
SLAVE                                           mode entered*/
                                                AA = 1;
                                                break;
    } //end of switch (I2STAT)

    SI = 0;                                       //SI should be the last command of
I2C ISR                                         //wait for STOP transmitted or bus
error                                           //free, STO is cleared by hardware
} //end of I2C_ISR
    
```

15.5 I²C 超时溢出

N76E003带一组14位超时计数器，用于防止I²C总线故障。一旦使能了超时定时器，计数器开始计数直至溢出，即如果开启中断，I2TOF位会被硬件置1。当使能计数器，SI置1复位计数器，SI清0后重新开始计数。若I²C总线出现故障，SI位长时间不能清0，14位的超时定时器就会溢出，并进入中断。




图15-12. I²C 超时溢出计数器

I2TOC – I²C 超时计数器

7	6	5	4	3	2	1	0
-	-	-	-	-	I2TOCEN	DIV	I2TOF
-	-	-	-	-	读/写	读/写	读/写

地址：BFH

复位值：0000 0000b

位	名称	描述
2	I2TOCEN	I ² C 超时计数器使能位 0 = 关闭 1 = I ² C 超时计数器使能
1	DIV	I ² C 超时计数器计时除频 0 = I ² C 超时计数器除频 F _{sys} /1 1 = I ² C 超时计数器除频 F _{sys} /4
0	I2TOF	I ² C 超时标志 一旦超时计数器溢出，该位硬件置1。用户软件清0

15.6 I²C 中断

I²C的两个标志位：SI 和 I2TOF。这两个标志都会产生I2C事件中断请求。如果 EI2C (EIE.0) = 1且 EA = 1,当两个标志中的任意一个发生时， CPU 就会去执行中断代码。用户可以读取这两个标志位，来确定中断产生的原因。这两个标志需软件清0。

16. 管脚中断

N76E003每个管脚都提供管脚输入中断功能，用于检测管脚电平状态，如按键或键盘是否按下。最多配置8个I/O管脚用于管脚中断。任何按键按下时通过边沿或电平触发产生一个管脚中断事件。管脚中断能使MCU从空闲模式或掉电模式唤醒。

每个管脚的中断使能和正反向特性通过PIPEN寄存器、PINEN寄存器分别设置。通过PICON寄存器选择端口用于管脚中断，设置管脚中断的触发方式（电平或边沿检测）。每个中断通道都有自己的中断标志，总共8个中断标志，存放在寄存器 PIF 中，进入中断后判断该寄存器确定中断发生具体管脚。PIF寄存器中的所有标志位都是通过硬件置位，通过软件清0。




图 16-1. 管脚中断模块框图

管脚中断一般用于检测接口设备（键盘板或键盘）的边沿变化。在空闲状态，系统进入掉电模式下，降到最低功耗等待事件发生，管脚中断能将设备从掉电模式下唤醒。

PICON –管脚中断控制寄存器

7	6	5	4	3	2	1	0
PIT67	PIT45	PIT3	PIT2	PIT1	PIT0	PIPS[1:0]	
读/写	读/写	读/写	读/写	读/写	读/写	读/写	

地址: E9H

复位值: 0000 0000b

位	名称	描述
7	PIT67	管脚中断通道6 及 7 类型选择 该位用来配置管脚中断6和7产生中断的信号类型 0 = 电平触发 1 = 边沿触发
6	PIT45	管脚中断通道4 及 5 类型选择 该位用来配置管脚中断4和5产生中断的信号类型 0 = 电平触发 1 = 边沿触发
5	PIT3	管脚中断通道3 类型选择 该位用来配置管脚中断3产生中断的信号类型 0 = 电平触发 1 = 边沿触发
4	PIT2	管脚中断通道2 类型选择 该位用来配置管脚中断2产生中断的信号类型 0 = 电平触发 1 = 边沿触发
3	PIT1	管脚中断通道1 类型选择 该位用来配置管脚中断1产生中断的信号类型 0 = 电平触发 1 = 边沿触发
2	PIT0	管脚中断通道0 类型选择 该位用来配置管脚中断0产生中断的信号类型 0 = 电平触发 1 = 边沿触发
1:0	PIPS[1:0]	管脚中断端口选择 该位段选择管脚中断所用8位端口 00 = 端口 0 01 = 端口 1 10 = 端口 2 11 = 端口 3

PINEN –管脚中断反相特性使能寄存器.

7	6	5	4	3	2	1	0
PINEN7	PINEN6	PINEN5	PINEN4	PINEN3	PINEN2	PINEN1	PINEN0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: EAH

复位值: 0000 0000b

位	名称	描述
n	PINENn	管脚中断反相特性选择使能位 该位用来使能低电平/下降沿触发中断。至于电平还是边沿触发，由PICON寄存器的PITn位决定 0 = 关闭中断 1 = 低电平/ 下降沿触发中断

PIPEN –管脚触发正相特性使能寄存器.

7	6	5	4	3	2	1	0
PIPEN7	PIPEN6	PIPEN5	PIPEN4	PIPEN3	PIPEN2	PIPEN1	PIPEN0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: EBH

复位值: 0000 0000b

位	名称	描述
n	PIPENn	管脚中断正相特性选择使能位 该位用来使能高电平/上升沿触发中断。至于电平还是边沿触发，由PICON寄存器的PITn位决定 0 = 关闭中断 1 = 高电平/ 上升沿触发中断

PIF –管脚中断标志寄存器

7	6	5	4	3	2	1	0
PIF7	PIF6	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0
读 (电平) 读/写 (边沿)	读 (电平) 读/写 (边沿)	读 (电平) 读/写 (边沿)	读 (电平) 读/写 (边沿)	读 (电平) 读/写 (边沿)	读 (电平) 读/写 (边沿)	读 (电平) 读/写 (边沿)	读 (电平) 读/写 (边沿)

地址: ECH

复位值: 0000 0000b

位	名称	描述
n	PIFn	管脚中断通道标志位 如果选择边沿触发有效，当管脚中断的通道检测到边沿跳变信号，该标志置1，通过软件清除。 如果选择电平触发有效，该标志根据管脚中断的通道上对应的电平变换，软件无法控制该位。

17. 脉冲宽度调制 (PWM)

PWM (脉冲宽度调制) 信号在控制方案中应用非常广泛。可用于电机驱动、风扇控制、背光调节、LED光源调光或通过低通滤波器电路模拟一个简单的数模转换模块的输出。

N76E003 包含三对 (6个PWM通道) 16位精度、可调周期和占空比的PWM输出, 非常适合用于电机控制。该模块架构适用于驱动单相或三相无刷直流电机(BLDC), 或三相交流感应电机。每个通道PWM输出可配置为独立输出模式、互补模式或同步模式。当设定为互补模式时, 通过插入可配置的死区时间, 保护MOS管同时导通。PWM波形可配置边沿对齐或中心对齐来选择中断响应位置。

17.1 功能描述

17.1.1 脉冲宽度调制发生器

脉冲宽度调制发生器时钟由系统时钟或定时器1计数溢出产生, 可通过PWM时钟预分频调整1/1~1/128除频。PWM周期由16位周期寄存器 {PWMPH, PWMPL} 组合预先设置。所有PWM通道共用同一个16位周期计数器, 周期是相同的。每个PWM通道都有独立占空比寄存器分别为 {PWM0H, PWM0L}、{PWM1H, PWM1L}、{PWM2H, PWM2L}、{PWM3H, PWM3L}、{PWM4H, PWM4L}及 {PWM5H, PWM5L}。有6个占空比寄存器, 6个通道都能产生独立占空比的PWM信号, PWM信号的周期和占空比可通过16位计数器跟周期和占空比寄存器比较产生。

为了更好适用于三相电机控制, 通过设置GP (PWMCON1.5)位来使用组群模式, {PWM0H, PWM0L}和{PWM1H, PWM1L}占空比寄存器决定PWM输出的占空比。在三相电机控制应用中, 另二对PWM输出产生完全相同的占空比信号, 一旦组群模式启用{PWM2H, PWM2L}、{PWM3H, PWM3L}、{PWM4H, PWM4L} and {PWM5H, PWM5L} 寄存器失效。意味着寄存器{PWM2H, PWM2L}和{PWM4H, PWM4L}与{PWM0H, PWM0L}相同, {PWM3H, PWM3L}和{PWM5H, PWM5L}与{PWM1H, PWM1L}相同。

注: 启用PWM输出, 芯片不会自动配置管脚为“输出模式”, 用户需要通过软件配置。




图 17-1. 脉冲宽度调制模块框图

脉冲宽度调制计数器产生六个PWM信号，称为PG0、PG1、PG2、PG3、PG4及PG5。这些信号通过PWM及故障刹车输出控制电路，输出至I/O管脚。输出控制电路决定输出PWM信号的模式、死区时间、输出掩码、故障刹车以及PWM的极性。最后一个特性是PWM输出或I/O功能的多功能复用。用户可以设置PIO_n位使相应管脚用于PWM输出。同样，可用于通用I/O功能。




图 17-2. 脉冲宽度调制以及故障刹车控制模块图

请按照如下初始化步骤来产生PWM信号。第一步，设定CLRPWM (PWMCON0.4)位，清零计数器以确保16位向上计数器计数正确。然后设定{PWMPH, PWML}及所有{PWMnH, PWMnL}寄存器。对PWMRUN (PWMCON0.7)置1，开始16位向上计数器计数。PWM信号开始产生，对应管脚输出PWM信号。所有的周期及占空比寄存器，具有硬件双缓存设计，因此 {PWMPH, PWML} 及 {PWMnH,

PWMnL} 寄存器可随时被改写，但不会立即更新PWM周期和占空比，直到寄存器 LOAD (PWMCON0.6) 置1后和当前周期完成。用于防止产生非完整周期或占空比的PWM波形。

设置LOAD更新PWM周期及占空比寄存器值，通过监视LOAD位硬件自动清零确保完成，任何当LOAD还在保持1的时候，对周期或占空比寄存器内容的更改，可能引发无法预测的结果。

PWMCON0 – PWM控制寄存器 0 (可位寻址)

7	6	5	4	3	2	1	0
PWMRUN	LOAD	PWMF	CLRPWM	-	-	-	-
读/写	读/写	读/写	读/写	-	-	-	-

地址：D8H

复位值：0000 0000b

位	名称	描述
7	PWMRUN	PWM 运行使能位 0 = PWM 模块空闲 1 = PWM 开始运行
6	LOAD	PWM载入新周期及占空比 如果一个新的周期和占空比需要更新，置1这位导入周期和和占空比寄存器所设新值。当前一个PWM周期输出结束，载入动作才会开始。更改的周期及占空比值将在下一个周期展现。当载入动作结束，硬件自动将LOAD位清0。这一特性会使得LOAD位写入及读出值可能不一致，意义也不相同。 <u>写:</u> 0 = 不动作 1 =当前一个PWM周期输出结束，载入动作才会开始 <u>读:</u> 0 =导入新周期和占空比已经完成 1 =导入新周期和占空比仍然没完成
5	PWMF	PWM 标志位 周期完成置位，响应条件根据INTSEL[2:0]和 INTTYP[1:0] (PWMINTC[2:0]和 [5:4])设置。通过软件清除
4	CLRPWM	清除 PWM 计数器 该位置1，会直接清PWM 16位计数器至0000H。当清除计数器动作完成，硬件会自动将该位清0。这特性会使得CLRPWM位写入和读出值不一致，意义也不相同。 <u>写:</u> 0 = 无动作 1 = 清PWM 16位计数器 <u>读:</u> 0 = PWM 16位计数器已清零 1 = PWM 16位计数器内还有数值，未清零

PWMCON1 –PWM 控制寄存器 1

7	6	5	4	3	2	1	0
PWMMOD[1:0]		GP	PWMTYP	FBINEN	PWMDIV[2:0]		
读/写		读/写	读/写	读/写	读/写		

地址: DFH

复位值: 0000 0000b

位	名称	描述
5	GP	群组模式使能位 该位使能PWM群组模式。一旦使能，三对PWM的占空比由PWM01H 和 PWM01L决定，原本配置的数据失效。 0 =群组模式禁用 1 = 群组模式使能
2:0	PWMDIV[2:0]	PWM 时钟除频 该寄存器段用于配置PWM时钟频率预分频。 000 = 1/1 001 = 1/2 010 = 1/4 011 = 1/8 100 = 1/16 101 = 1/32 110 = 1/64 111 = 1/128

CKCON –时钟控制寄存器

7	6	5	4	3	2	1	0
-	PWMCKS	-	T1M	T0M	-	CLOEN	-
-	读/写	-	读/写	读/写	-	读/写	-

地址: 8EH

复位值: 0000 0000b

位	名称	描述
6	PWMCKS	PWM 时钟源选择 0 = PWM时钟源为系统时钟F _{sys} 1 = PWM时钟源为定时器1

PWMP[7:0] –PWM 周期寄存器低字节

7	6	5	4	3	2	1	0
PWMP[7:0]							
读/写							

地址: D9H

复位值: 0000 0000b

位	名称	描述
7:0	PWMP[7:0]	PWM 周期低字节 这字节和PWMPH确定PWM信号发生器的周期。

PWMPH –PWM 周期寄存器高字节

7	6	5	4	3	2	1	0
PWMP[15:8]							
读/写							

地址: D1H

复位值: 0000 0000b

位	名称	描述
7:0	PWMP[15:8]	PWM周期高字节 这字节和PWMPPL确定PWM信号发生器的周期

PWM0L – PWM0占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM0[7:0]							
读/写							

地址: DAH

复位值: 0000 0000b

位	名称	描述
7:0	PWM0[7:0]	PWM0占空比低字节 这字节与PWM0H 搭配确定PG0输出的占空比

PWM0H – PWM0占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM0[15:8]							
读/写							

地址: D2H

复位值: 0000 0000b

位	名称	描述
7:0	PWM0[15:8]	PWM0占空比高字节 这字节与PWM0L 搭配确定PG0输出的占空比

PWM1L – PWM1占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM1[7:0]							
读/写							

地址: DBH

复位值: 0000 0000b

位	名称	描述
7:0	PWM1[7:0]	PWM1占空比低字节 这字节与PWM1H 搭配确定PG1输出的占空比

PWM1H – PWM1占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM1[15:8]							
读/写							

地址: D3H

复位值: 0000 0000b

位	名称	描述
7:0	PWM1[15:8]	PWM1占空比高字节 这字节与PWM1L 搭配确定PG1输出的占空比

PWM2L – PWM2占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM2[7:0]							
读/写							

地址: DCH

复位值: 0000 0000b

位	名称	描述
7:0	PWM2[7:0]	PWM2占空比低字节 这字节与PWM2H 搭配确定PG2输出的占空比

PWM2H – PWM2占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM2[15:8]							
读/写							

地址: D4H

复位值: 0000 0000b

位	名称	描述
7:0	PWM2[15:8]	PWM2占空比高字节 这字节与PWM2L 搭配确定PG2输出的占空比

PWM3L – PWM3占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM3[7:0]							
读/写							

地址: DDH

复位值: 0000 0000b

位	名称	描述
7:0	PWM3[7:0]	PWM3占空比低字节 这字节与PWM3H 搭配确定PG3输出的占空比

PWM3H – PWM3占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM3[15:8]							
读/写							

地址: D5H

复位值: 0000 0000b

位	名称	描述
7:0	PWM3[15:8]	PWM3占空比高字节 这字节与PWM3L搭配确定PG3输出的占空比

PWM4L – PWM4占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM4[7:0]							
读/写							

地址: CCH, 页:1

复位值: 0000 0000b

位	名称	描述
7:0	PWM4[7:0]	PWM4占空比低字节 这字节与PWM4H 搭配确定PG4输出的占空比

PWM4H – PWM4占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM4[15:8]							
读/写							

地址: C4H, 页:1

复位值: 0000 0000b

位	名称	描述
7:0	PWM4[15:8]	PWM4占空比高字节 这字节与PWM4L搭配确定PG4输出的占空比

PWM5L – PWM5占空比寄存器低字节

7	6	5	4	3	2	1	0
PWM5[7:0]							
读/写							

地址: CDH, 页:1

复位值: 0000 0000b

位	名称	描述
7:0	PWM5[7:0]	PWM5占空比低字节 这字节与PWM5H 搭配确定PG5输出的占空比

PWM5H – PWM5占空比寄存器高字节

7	6	5	4	3	2	1	0
PWM5[15:8]							
读/写							

地址: C5H, 页:1

复位值: 0000 0000b

位	名称	描述
7:0	PWM5[15:8]	PWM5占空比高字节 这字节与PWM5L搭配确定PG5输出的占空比

PIOCON0 – PWM或I/O 选择寄存器

7	6	5	4	3	2	1	0
-	-	PIO05	PIO04	PIO03	PIO02	PIO01	PIO00
-	-	读/写	读/写	读/写	读/写	读/写	读/写

地址: DEH

复位值: 0000 0000b

位	名称	描述
5	PIO05	P0.3/PWM5管脚功能选择位 0 = P0.3/PWM5 管脚用作 P0.3 1 = P0.3/PWM5 管脚用作 PWM5输出
4	PIO04	P0.1/PWM4管脚功能选择位 0 = P0.1/PWM4 管脚用作 P0.1 1 = P0.1/PWM4 管脚用作 PWM4输出
3	PIO03	P0.0/PWM3管脚功能选择位 0 = P0.0/PWM3 管脚用作 P0.0 1 = P0.0/PWM3 管脚用作 PWM3输出
2	PIO02	P1.0/PWM2管脚功能选择位 0 = P1.0/PWM2 管脚用作 P1.0 1 = P1.0/PWM2 管脚用作 PWM2输出
1	PIO01	P1.1/PWM1管脚功能选择位 0 = P1.1/PWM1 管脚用作P1.1 1 = P1.1/PWM1 管脚用作 PWM1输出
0	PIO00	P1.2/PWM0管脚功能选择位 0 = P1.2/PWM0 管脚用作 P1.2 1 = P1.2/PWM0 管脚用作 PWM0输出

PIOCON0 – PWM或I/O 选择寄存器

7	6	5	4	3	2	1	0
-	-	PIO15	-	PIO13	PIO12	PIO11	-
-	-	读/写	-	读/写	读/写	读/写	-

地址: C6H, 页:1

复位值: 0000 0000b

位	名称	描述
5	PIO15	P1.5/PWM5管脚功能选择位 0 = P1.5/PWM5 管脚用作 P1.5 1 = P1.5/PWM5 管脚用作 PWM5输出
3	PIO13	P0.4/PWM3管脚功能选择位 0 = P0.4/PWM3 管脚用作 P0.4 1 = P0.4/PWM3 管脚用作 PWM3输出
2	PIO12	P0.5/PWM2管脚功能选择位 0 = P0.5/PWM2 管脚用作 P0.5 1 = P0.5/PWM2 管脚用作 PWM2输出
1	PIO11	P1.4/PWM1管脚功能选择位 0 = P1.4/PWM1 管脚用作 P1.4 1 = P1.4/PWM1 管脚用作PWM1输出

17.1.2 PWM 类型

PWM发生器包含两种类型，边沿对齐或中心对齐，设置PWMTYP (PWMCON1.4) 位决定

PWMCON1 –PWM 控制寄存器 1

7	6	5	4	3	2	1	0
PWMMOD[1:0]		GP	PWMTYP	FBINEN	PWMDIV[2:0]		
读/写		读/写	读/写	读/写	读/写		

地址: DFH

复位值: 0000 0000b

位	名称	描述
4	PWMTYP	PWM 类型选择 0 = 边沿对齐型 PWM 1 = 中心对齐型 PWM

17.1.2.1 边沿对齐模式

边沿对齐模式，16位计数器设定为单周期模式，从0000H向上计数，直到与{PWMPH, PW MPL}匹配，然后重新从0000H开始开始向上计数。PWM信号（PGn信号在PWM和故障刹车输出控制模块之前）在16位计数器与周期寄存器和占空比寄存器(PWMnH, PWMnL)设置值匹配时停止PGn信号，并且设置16位计数器为0000H。PWM输出波形为左边沿对齐方式。




图 17-3. PWM边沿对齐方式波形图

PWM边沿对齐方式输出频率及占空比算式如下:

$$\text{PWM 频率} = \frac{F_{\text{PWM}}}{\{\text{PWMPH}, \text{PWMP L}\} + 1} \quad (F_{\text{PWM}} \text{ 为时钟源除以 PWMDIV}).$$

$$\text{PWM 占空比高电平} = \frac{\{\text{PWMnH}, \text{PWMnL}\}}{\{\text{PWMPH}, \text{PWMP L}\} + 1}$$

17.1.2.2 中心对齐模式

中心对齐模式，16位计数器采用双周期模式，从0000H开始向上计数至{PWMPH, PWMP L}，然后由{PWMPH, PWMP L}向下计数至0000H。PGn信号在16位计数器向上计数，与周期寄存器和占空比寄存器{PWMnH, PWMnL}设置值匹配，然后16位计数器向下计数，与周期寄存器和占空比寄存器{PWMnH, PWMnL}设置值匹配,计数至0000H时停止PGn信号。中心对齐型PWM用于产生非重叠波形。




图 17-4. PWM 中心对齐模式波形图

中心对齐模式输出频率及占空比算式如下：

$$\text{PWM 频率} = \frac{F_{\text{PWM}}}{2 \times \{\text{PWMPH}, \text{PWMPL}\}} \quad (F_{\text{PWM}} \text{ 为时钟源除以PWMDIV}).$$

$$\text{PWM 占空比高电平} = \frac{\{\text{PWMnH}, \text{PWMnL}\}}{\{\text{PWMPH}, \text{PWMPL}\}}.$$

17.1.3 工作模式

PGn信号通过PWM和故障刹车输出控制电路后，PWM模式选择电路将产生不同类型的PWM输出模式，总共6个通道、三组，分别是PG0~PG5。支持独立输出模式，互补模式及同步模式。

PWMCON1 – PWM控制寄存器1

7	6	5	4	3	2	1	0
PWMMOD[1:0]		GP	PWMTYP	FBINEN	PWMDIV[2:0]		
读/写		读/写	读/写	读/写	读/写		

地址: DFH

复位值: 0000 0000b

位	名称	描述
7:6	PWMMOD[1:0]	PWM 模式选择 00 = 独立输出模式 01 = 互补模式 10 = 同步模式 11 = 保留位

17.1.3.1 独立输出模式

当PWMMOD[1:0] (PWMCON1[7:6]) 设定为 [0:0], PWM为独立输出模式。该模式为默认输出模式。PG0, PG1, PG2, PG3, PG4 及 PG5 独立输出PWM信号。

17.1.3.2 带死区插入的互补模式

当PWMMOD[1:0] = [0:1], 设定为互补模式。在该模式中PG0/2/4输出信号与独立模式下输出信号相同, 但PG1/3/5 输出与PG0/2/4输出的信号互补。同时忽略PG1/3/5占空比寄存器{PWMnH, PWMnL} (n:1/3/5)。该模式可使PG0/PG1形成一对互补的PWM输出。同样 PG2/PG3, PG4/PG5也可以用于互补输出。

在实际的电机应用中, 互补模式PWM输出需要插入“死区时间”用来防止损坏电源开关器件, 像用于控制半桥连续开关的GPIBS, 用来控制不能同时开关的电源器件。N76E003每组PWM共用一个9位“死区时间”计数器PDTCNT, 用于产生在同组中两通道之间关闭时间, 对同组两个PWM信号中插入“关闭时间”, 同样, 在PDTCNT定时器溢出, 电平从0到1转换的边沿会加入一段延迟。下图: 互补模式PG0/PG1组插入“死区时间”的时序图, PG2/PG3组和PG4/PG5组也是同样的“死区时间”时序图。每组是否加入“死区时间”都可以通过PDTEN[3:0]寄存器来配置。

注: PDTCNT 及 PDTEN 寄存器都有时控保护 (TA)。仅当PWM配置为互补模式, “死区时间”控制才有效。




Figure 17-5. PWM 互补模式死区控制

PDTEN – PWM 死区使能寄存器(TA 保护)

7	6	5	4	3	2	1	0
-	-	-	PDTCNT.8	-	PDT45EN	PDT23EN	PDT01EN
-	-	-	读/写	-	读/写	读/写	读/写

地址: F9H

复位值: 0000 0000b

位	名称	描述
4	PDTCNT.8	PWM "死区时间"计数器位8 详见 PDTCNT 寄存器.
2	PDT45EN	PWM4/5 组死区时间使能位 仅当PWM4/5配置为互补模式, 死区功能才会生效。 0 = GP4/GP5信号无延时 1 = 在GP4/GP5信号上升沿加入死区时间延时
1	PDT23EN	PWM2/3 组死区时间使能位 仅当PWM2/3配置为互补模式, 死区功能才会生效。 0 = GP2/GP3信号无延时 1 = 在GP2/GP3信号上升沿加入死区时间延时
0	PDT01EN	PWM0/1组死区时间使能位 仅当PWM0/1配置为互补模式, 死区功能才会生效。 0 = GP0/GP1信号无延时 1 = 在GP0/GP1信号上升沿加入死区时间延时

PDTCNT – PWM 死区时间计数器(TA 保护)

7	6	5	4	3	2	1	0
PDTCNT[7:0]							
读/写							

地址: FAH

复位值: 0000 0000b

位	名称	描述
7:0	PDTCNT[7:0]	<p>PWM 死区时间计数器低字节 该8位寄存器与PDTEN.4 组成9位PWM死区时间计数器PDTCNT。该计数器仅当PWM设定为互补模式，且有效死区使能位已设置时有效。</p> <p>PWM 死区时间 = $\frac{PDTCNT+1}{F_{SYS}}$.</p> <p>注在PWM运行过程中，请勿更改PDTCNT的值</p>

17.1.3.3 同步模式

当PWMMOD[1:0] = [1:0]，PWM选择同步模式。在该模式下PG0/2/4信号输出与独立输出模式相同。PG1/3/5 信号与PG02/4信号也完全相同。

17.1.4 输出掩码控制

通过软件设置PWM的掩码寄存器可以屏蔽每个通道的PWM信号，PWM掩码输出功能广泛应用于电子换向电机如直流无刷电机BLDC。PMEN寄存器包含6位掩码使能位，每个掩码使能位掩码使能各自的PWM通道。PMEN的默认值为00H，即所有PWM通道输出都不掩码。注：掩码电位按照PMD设定值决定，并不受PNP寄存器影响。

PMEN – PWM 掩码使能寄存器

7	6	5	4	3	2	1	0
-	-	PMEN5	PMEN4	PMEN3	PMEN2	PMEN1	PMEN0
-	-	读/写	读/写	读/写	读/写	读/写	读/写

地址: FBH

复位值: 0000 0000b

位	名称	描述
n	PMENn	<p>PWMn输出掩码使能位 0 = PWMn 信号输出 1 = PWMn 根据PMDn设定的电位值掩码</p>

PMD – PWM 掩码数据寄存器

7	6	5	4	3	2	1	0
-	-	PMD5	PMD4	PMD3	PMD2	PMD1	PMD0
-	-	读/写	读/写	读/写	读/写	读/写	读/写

地址: FCH

复位值: 0000 0000b

位	名称	描述
n	PMDn	PWMn掩码数据寄存器 PWMn信号输出掩码寄存器设置的电平，当其相应的PMENn位设置时。 0 = PWMn 掩码，输出低电平 1 = PWMn 掩码，输出高电平

17.1.5 故障刹车

故障刹车功能应用在增强型PWM电路中，配置为输入故障侦测，保护电机系统防止损坏。当FBINEN (PWMCON1.3)置1，故障刹车输入脚(FB)生效。当故障发生，PWM相对应的管脚的FBD值会被更改，PWMRUN (PWMCON0.7)位自动被硬件清除，PWM输出停止，PWM 16位计数器复位清0，标志位FBF通过硬件置1，如果中断使能了将会产生故障刹车中断。即便软件清除FBF值，FBD数据内容仍然保持不变。用户需要重新设置PWMRUN的值来重新启动输出PWM信号。此时，故障刹车状态才会被释放，PWM按设定值正常输出。故障刹车具有极性选择位FBINLS (FBD.6)。注意，FB管脚内部有固定的8/F_{sys}响应过滤结构，FB脚信号发生需要超过8个系统时钟故障刹车才会响应，以避免管脚干扰信号引发误操作。另一个触发故障刹车的方式是ADC比较事件，与FB脚输入效果相同。详见 [章节 0“ADC转换结果比较器”](#)。




图 17-6. 故障刹车功能模块图

PWMCON1 –控制寄存器 1

7	6	5	4	3	2	1	0
PWMMOD[1:0]		GP	PWMTYP	FBINEN	PWMDIV[2:0]		
读/写		读/写	读/写	读/写	读/写		

地址: DFH

复位值: 0000 0000b

位	名称	描述
3	FBINEN	FB管脚输入使能位 0 = 禁止 1 =通过FB管脚输入使能PWM故障刹车功能。一旦在FB管脚输入的边沿信号与FBINLS (FBD.6)选择位相同。PWM0~5输出FBD寄存器所设置的信号电平, PWMRUN (PWMCON0.7) 位硬件清除。当PWMRUN信号重置1, PWM信号重新输出。

FBD – PWM故障刹车数据

7	6	5	4	3	2	1	0
FBF	FBINLS	FBD5	FBD4	FBD3	FBD2	FBD1	FBD0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: D7H

复位值: 0000 0000b

位	名称	描述
7	FBF	故障刹车标志位 当FBINEN设置为1, FB管脚上检测到符合FBINLS (FBD.6)设定的边沿信号后, 该位置1。该位需要通过软件清0。当FBF清0后, 故障刹车仍然不会释放PWM输出, 需要重新输出, 通过设置PWMRUN (PWMCON0.0)为1, 重新启动PWM输出。
6	FBINLS	FB管脚输入选择 0 = 下降沿 1 = 上升沿
N	FBDn	PWMn故障刹车数据 0 = 当故障发生时PWMn 信号输出为0 1 = 当故障发生时PWMn 信号输出为1

17.1.6 极性控制

每路PWM带有独立的极性控制位PNP0~PNP5。默认正逻辑为高电平有效, 即PWM输出高电平电源切换开, 低电平电源切换关。用户可通过设置PNP位来改变PWM输出极性, 产生相反的信号。

PNP – PWM 负极性寄存器

7	6	5	4	3	2	1	0
-	-	PNP5	PNP4	PNP3	PNP2	PNP1	PNP0
-	-	读/写	读/写	读/写	读/写	读/写	读/写

地址: D6H

复位值: 0000 0000b

位	名称	描述
n	PNPn	PWMn 负极性输出使能 0 = PWMn 输出按照设定值输出到PWMn管脚 1 = PWMn 输出按照设定值取反输出到PWMn管脚

17.2 PWM 中断

PWM模块带有标志位PW MF (PWMCON0.5) 用来标志当前PWM周期完成状态。响应条件根据INTSEL[2:0]和 INTTYP[1:0] (PWMINTC[2:0]和[5:4])设置。注: 中心点触发或终点触发中断仅适用于中心对齐模式。PW MF通过软件清零。

PWMINTC – PWM 中断控制寄存器

7	6	5	4	3	2	1	0
-	-	INTTYP1	INTTYP0	-	INTSEL2	INTSEL1	INTSEL0
-	-	读/写	读/写	-	读/写	读/写	读/写

地址: B7H, 页:1

复位值: 0000 0000b

位	名称	描述
5:4	INTTYP[1:0]	PWM 中断类型选择 00 = PWM0/1/2/3/4/5管脚下降沿 01 = PWM0/1/2/3/4/5管脚上升沿 10 = 每个PWM周期的中点 11 = 每个PWM周期的终点 注: 中心点中断方式或终点中断仅适用于PWM中心对齐模式。
2:0	INTSEL[2:0]	PWM 中断通道选择 该位段用以选择中断响应所对应的PWM通道的中断。 000 = PWM0 001 = PWM1 010 = PWM2 011 = PWM3 100 = PWM4 101 = PWM5 其他 = PWM0

PWM 中断波形如下图




图 17-7. PWM 中断类型

故障刹车事件请求另一个中断，故障刹车中断。具有独立的 interrupt 向量，不同于 PWM 中断向量。无论故障刹车管脚输入事件或是 ADC 比较事件发生，FBF(FBD.7) 都会通过硬件置 1，如果故障刹车中断 EFB (EIE.5) 使能位使能了，将产生故障刹车中断，FBF 需通过软件清 0。

18. 12-位模数转换- (ADC)

N76E003内嵌12位逐次逼近寄存器型(SAR)的模拟数字转换器(ADC)。模数转换模块负责将管脚上的模拟信号转换为12位二进制数据。N76E003支持8通道单端输入模式。内部带隙电压(band-gap voltage)为1.22V，同时也可用作内部ADC输入端。所有模拟电路复用同一组采样电路和同一组采样保持电容。该组采样保持电容为转换电路的输入端。然后转换器通过逐次逼近的方式得到有效结果并存放在ADC结果寄存器中。

18.1 功能描述

18.1.1 ADC 工作方式




图 18-1. 12-位 ADC 模块结构图

在开始ADC转换前，通过设置ADCEN (ADCCON1.0)位使能ADC电路，从而激活ADC电路，由于ADC模块需要额外功耗，一旦ADC转换模块不再使用，建议清零ADCEN位关闭ADC模块电路以节省功耗。

ADC转换输入管脚需要特别配置，通过ADCHS[2:0] 来选择采样所需要的ADC通道连接到采样电路上。同时，用户需要通过PxMn寄存器把采样所用的管脚配置为“输入高阻模式” (input-only high impedance)。配置后用于ADC管脚与数字输出电路将断开，但数字输入电路仍然可以工作，因此数字输入将可能产生漏电流。所以还需要通过配置AINDIDS寄存器相应位来关闭数字输入缓冲区。如上配置后，ADC输入脚将变成纯模拟输入电路。同样ADC采样时钟也需要认真考虑。ADC最高时钟频率参考表

表 31-9. 当采样时钟设置超过最大值时，采样结果数据为不可预测。

通过置ADCS位(ADCCON0.6)开启AD转换。当转换完成后，硬件会自动清除该位，同时置ADCF (ADCCON0.7)位，如果之前ADC中断已使能，则会产生ADC中断。转换结果存放在ADCRH (高8位) 及

ADCRL (低4位)中。12位转换结果值为 $4095 \times \frac{V_{AIN}}{V_{REF}}$.

内部及外部数字电路，可能影响采样结果的准确度。所以如果需要高精度的转换结果，请参考如下应用，以降低噪声电平干扰。

1. 模拟输入脚尽量离芯片越近越好，避免管脚附近有高速数字电路经过，并离高速数字电路越远越好。
2. 在转换过程中，将芯片进入空闲模式。
3. 如果模拟输入脚AIN在系统中同时需要切换做数字管脚，请确保在转换过程中不要做数字/模拟切换动作。

18.1.2 外部触发ADC

除了通过软件启动AD转换外， N76E003提供硬件触发方式启动AD转换。一旦ADCEX (ADCCON1.1)置1，选择PWM通道的边沿或周期，STADC管脚边沿自动触发启动AD转换 (由硬件设置自动ADCS信号)。通过STADCPX(ADCCON1.6)可以灵活配置STADC的输入管脚，通过ETGSEL (ADCCON0[5:4])和 ETGTYP (ADCCON1[3:2]) 设置来选择触发源和触发类型。同时，还可以在外部触发信号与启动AD转换之间插入触发延时 (触发延时计数器)。N76E003该功能将非常适用于高精度电机控制。注意，在AD模块转换过程中(ADCS = 1)，任何软件或硬件触发信号都是无效的。




图 18-2. 外部触发 ADC 电路结构

18.1.3 ADC 转换结果比较器

N76E003 ADC 提供一组数字比较器，用于比较 AD 12 位转换结果与预先填入寄存器 $ACMPH$ 及 $ACMPL$ 的内容是否一致。ADC 比较器使能位为 $ADCM PEN$ ($ADCCON2.5$) 一旦设定，每次 AD 转换结束都会进行比较。 $ADCMPO$ ($ADCCON2.4$) 显示根据 $ADCMPOP$ ($ADCCON2.6$) 设定的比较结果。当 $ADFBEN$ ($ADCCON2.7$) 设置后，ADC 比较结果可触发 PWM 故障刹车。




图 18-3. ADC 结果比较器

18.2 ADC控制寄存器

ADCCON0 – ADC 控制寄存器0 (可位寻址)

7	6	5	4	3	2	1	0
ADCF	ADCS	ETGSEL1	ETGSEL0	ADCHS3	ADCHS2	ADCHS1	ADCHS0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: E8H

复位值: 0000 0000b

位	名称	描述
7	ADCF	ADC 标志 当AD转换完成, 该位置1。可读取到当前AD转换结果。该位为1时无法开始新一轮转换, 需要软件清零。
6	ADCS	A/D 转换软件启动位 该位置1启动AD转换。在AD转换过程中该位保持为1, 当转换结束硬件自动清0。这意味着写入ADCS的值和读出的不一定相符 <u>写:</u> 0 = 无动作 1 = 开始AD转换 <u>读:</u> 0 = ADC 模块空闲状态 1 = ADC 模块工作中
5:4	ETGSEL[1:0]	外部触发源选择 当 ADCEX (ADCCON1.1) 为1, 该位选择外部触发ADC的来源 00 = PWM0 01 = PWM2 10 = PWM4 11 = STADC 脚.
3:0	ADCHS[3:0]	A/D转换通道选择 该位用于选择ADC转换通道。当ADCEN 为 0所有输入无效。 0000 = AIN0 0001 = AIN1 0010 = AIN2 0011 = AIN3 0100 = AIN4 0101 = AIN5 0110 = AIN6 0111 = AIN7 1000 = 内部带隙电压(band-gap)1.22V. (需BODEN=1, band-gap才会有效) 其他 = 保留

ADCCON1 – ADC 控制寄存器1

7	6	5	4	3	2	1	0
-	STADCPX	-	-	ETGTYP[1:0]		ADCEX	ADCEN
-	读/写	-	-	读/写		读/写	读/写

地址: E1H

复位值: 0000 0000b

位	名称	描述
7	-	保留
6	STADCPX	外部触发ADC管脚选择 0 = 分配 STADC 至 P0.4 1 = 分配 STADC 至 P1.3 注意: 一旦STADCPX置位或清除STADC立即生效
5:4	-	保留
3:2	ETGTYP[1:0]	外部触发信号类型选择 当 ADCEX (ADCCON1.1) 置1, 该位决定响应外部触发的类型。 00 = PWM0/2/4 或 STADC 脚的下降沿 01 = PWM0/2/4 或 STADC 脚的上升沿 10 = 一个PWM周期的中点 11 = 一个PWM周期的终点 注PWM周期中点或终点触发仅适用于中心对齐模式的PWM输出。
1	ADCEX	ADC 触发启动信号选择位 该位决定启动ADC的触发条件 0 = 当软件设定ADCS位, 启动AD转换 1 = 当软件设定ADCS位后, 还需要外部触发信号触发才启动。外部触发信号条件由寄存器ETGSEL[1:0] 及 ETGTYP[1:0]决定。注, 当ADCS为1时 (正在转换), 外部触发信号不会影响ADC直到ADC转换结束ADCS被硬件清0。
0	ADCEN	ADC 使能位 0 = ADC 转换电路关闭 1 = ADC 转换电路打开

ADCCON2 –ADC控制寄存器 2

7	6	5	4	3	2	1	0
ADFBEN	ADCMPO P	ADCMPEX	ADCMPO	-	-	-	ADCDLY.8
读/写	读/写	读/写	读	-	-	-	读/写

地址: E2H

复位值: 0000 0000b

位	名称	描述
7	ADFBEN	ADC 比较结果响应故障刹车使能 0 = 禁止 1 = ADC 触发故障刹车功能使能。一旦比较结果 ADCMPO 为1, 触发故障刹车模块。即符合PWM故障刹车输出值后, 硬件将清除 PWMRUN (PWMCON0.7), 并终止PWM输出。当PWMRUN置1, PWM重新输出。

位	名称	描述
6	ADCMPOP	ADC比较器输出极性选择位 0 = 若ADCR[11:0]大于或等于ADCMP[11:0]., ADCMPO 为 1 1 = 若ADCR[11:0]小于ADCMP[11:0], ADCMPO 为 1
5	ADCMPEM	ADC 结果比较使能位 0 = ADC 结果比较功能关闭 1 = ADC 结果比较功能打开
4	ADCMPO	ADC比较结果输出位 该位输出ACMPOP设定比较输出的结果。每次AD转换结束都会更新输出。
3	-	保留
2	-	保留
0	ADCDLY.8	ADC 外部触发延时计数器数值 第8位 详见 ADCDLY 寄存器描述

AINDIDS – ADC通道数字输入不连接寄存器

7	6	5	4	3	2	1	0
P11DIDS	P03DIDS	P04DIDS	P05DIDS	P06DIDS	P07DIDS	P30DIDS	P17DIDS
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: F6H

复位值: 0000 0000b

位	名称	描述
n	AINnDIDS	ADC 通道数字输入使能位 0 = ADC 通道数字输入功能打开 1 = ADC通道数字输入功能关闭, 管脚数字值是总是0

ADCDLY – ADC 触发延时计数器

7	6	5	4	3	2	1	0
ADCDLY[7:0]							
读/写							

地址: E3H

复位值: 0000 0000b

位	名称	描述
7:0	ADCDLY[7:0]	ADC 外部触发启动延迟计数器低位 该8位寄存器与ADCCON2.0组成 9位计数器, 用于在外部触发启动ADC之前加入一段延迟。延迟计数结束在开始ADC转换 外部延迟时间 = $\frac{ADCDLY}{F_{ADC}}$ 注, 该延迟仅当 ADCEX (ADCCON1.1) 置1时有效。如果启用PWM输出触发ADC功能, 在PWM运行过程中不得更改ADCDLY计数值。

ADCRH – ADC 转换结果高位寄存器

7	6	5	4	3	2	1	0
ADCR[11:4]							
读							

地址: C3H

复位值: 0000 0000b

位	名称	描述
7:0	ADCR[11:4]	ADC转换结果高位 ADC转换结果高8位

ADCRL – ADC 转换结果低位寄存器

7	6	5	4	3	2	1	0
-	-	-	-	ADCR[3:0]			
-	-	-	-	读			

地址: C2H

复位值: 0000 0000b

位	名称	描述
3:0	ADCR[3:0]	ADC转换结果低位 ADC转换结果低4位

ADCMPH – ADC 比较值高位寄存器

7	6	5	4	3	2	1	0
ADCMP[11:4]							
写/读							

地址: CFH

复位值: 0000 0000b

位	名称	描述
7:0	ADCMP[11:4]	ADC比较值高字节 ADC比较值高字节8位

ADCMPH – ADC 比较值低位寄存器

7	6	5	4	3	2	1	0
-	-	-	-	ADCMP[3:0]			
-	-	-	-	写/读			

地址: CEH

复位值: 0000 0000b

位	名称	描述
3:0	ADCMP[3:0]	ADC 比较值低位 ADC比较值低4位

19. 时效访问保护 (TA)

N76E003有几个特殊功能，如看门狗定时器，欠压检测功能等。这些功能是系统正常运行的关键。如果没有对这些寄存器进行写保护，无关代码可能对其写入不确定的值，结果导致不正确的操作和异常控制。为了防止这种风险，N76E003的时效访问保护功能，可以限制对关键的SFR的写访问。此保护方案，在有效时间范围里才能访问。以下寄存器是相关的时效访问保护(TA)。

TA – 时效访问寄存器

7	6	5	4	3	2	1	0
TA[7:0]							
写							

地址: C7H

复位值: 0000 0000b

位	名称	描述
7:0	TA[7:0]	时效访问 时效访问寄存器控制被保护SFRs的访问权限。当需要写SFRs保护位时，必须先对TA寄存器写入AAH，接着是55H，当写完这两条后，才可以有4个时钟周期的时间对具有时效保护的寄存器写入数据。

对被保护的位的访问是受时间限制的。要对他进行写操作，那么时效访问窗口必须打开，否则写操作无效。当对TA写入AAH时，计数器计数3个时钟周期等待对TA写入55H。如果在写完AAH后的3个时钟周期内再写入55H则时效访问窗口被打开。该窗口保持4个时钟周期，4个时钟周期过后窗口自动关闭。一旦定时器窗口关闭，那么要重复上述过程来访问被保护的位。注意受TA保护的SFRs只是写需要时效访问保护，读不受保护。用户读这些受TA保护的寄存器，不需要对TA写入AAH和55H的。下面列出对时效寄存器进行访问的推荐代码。

```

(CLR  EA)                ;if any interrupt is enabled, disable temporally
MOV   TA, #0AAH
MOV   TA, #55H
(Instruction that writes a TA protected register)
(SETB EA)                ;resume interrupts enabled
    
```

在执行上述指令过程中，所有中断必须关闭，避免随中断产生的延时影响三条指令的有效时间。若没有打开任何中断，则 CLR EA 和 SETB EA 指令则可省略。.

以下为是写时效保护寄存器的正确和错误范例：

Example 1,

```
MOV    TA, #0AAH           ;3 clock cycles
MOV    TA, #55H            ;3 clock cycles
ORL    WDCON, #data        ;4 clock cycles
```

Example 2,

```
MOV    TA, #0AAH           ;3 clock cycles
MOV    TA, #55H            ;3 clock cycles
NOP                                ;1 clock cycle
ANL    BODCON0, #data      ;4 clock cycles
```

Example 3,

```
MOV    TA, #0AAH           ;3 clock cycles
MOV    TA, #55H            ;3 clock cycles
MOV    WDCON, #data1       ;3 clock cycles
ORL    BODCON0, #data2     ;4 clock cycles
```

Example 4,

```
MOV    TA, #0AAH           ;3 clock cycles
NOP                                ;1 clock cycle
MOV    TA, #55H            ;3 clock cycles
ANL    BODCON0, #data      ;4 clock cycles
```

在第一个例子中，写保护位在三个时钟周期窗口关闭之前完成。然而，在例2中，BODCON0的写入并没有在时效访问窗口打开时完成，操作完这些指令后，BODCON0的值不会有变化。示例3中，WDCON写入成功，但对BODCON0访问超过三个机器周期窗口，因此BODCON0值不会改变。例4，第二次写55H对应第一个AAH写入时间超过了3个机器周期，时效访问窗口打开失败，所以后面的写入全部无效。

20. 中断系统

20.1 中断概念

中断的目的是让软件处理非常规或异步的事件。N76E003有 4个中断优先级、18个中断源。每个中断源都有独立的优先级、标志位、中断向量和使能位。另外，中断可被全局使能或关闭。当中断发生时，CPU将执行对应的中断服务子程序(ISR)。ISR被分配到预先指定的地址如中断向量表[表20-1.中断向量](#)。如果中断使能，当中断发生时，CPU 将根据中断源跳转到相应的中断向量地址，执行此地址处的程序，保持中断服务状态直到执行中断服务程序ISR。一旦ISR 开始执行，仅能被更高优先级的中断抢占。ISR 通过指令RETI返回，该指令强迫CPU回到中断发生前所执行指令的下一条指令。

表 20-1. 中断向量

中断源	中断地址	中断号	中断源	中断地址	中断号
复位	0000H	-	SPI 中断	004BH	9
外部中断 0	0003H	0	WDT 中断	0053H	10
定时器0溢出	000BH	1	ADC 中断	005BH	11
外部中断 1	0013H	2	定时器输入捕获中断	0063H	12
定时器1溢出	001BH	3	PWM 中断	006BH	13
串口 0 中断	0023H	4	故障刹车中断	0073H	14
定时器2事件	002BH	5	串口1中断	007BH	15
I ² C 状态/超时 中断	0033H	6	定时器3溢出中断	0083H	16
管脚中断	003BH	7	WKT自唤醒定时器中断	008BH	17
欠压检测中断	0043H	8			

20.2 中断使能

每一个中断源都可以通过各自的中断使能位开启或关闭，这些位在IE和EIE特殊功能寄存器SFRs中。有一个全局使能中断EA(IE.7)位，清0将关闭所有中断，置位启用已单独使能了的的中断，清0不管单独的中断源，是否使能了都关闭所有中断。注意：当EA为0时有中断请求，所有中断会被挂起直到EA恢复为1，才去执行该中断。所有中断标志位可以用软件置位，也可以用软件启动中断。

注意:每一个中断产生时对应中断标志位都会被置1，不管是通过硬件还是软件。用户在中断服务程序里应该小心处理中断标志位，大多数中断标志位都是写0清除，这样可以避免递归中断请求。

IE – 中断使能寄存器 (位地址使能)

7	6	5	4	3	2	1	0
EA	EADC	EBOD	ES	ET1	EX1	ET0	EX0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: A8H

复位值: 0000 0000b

位	名称	描述
7	EA	使能所有中断 该位全局使能/禁止所有中断. 可以禁止所有单个中断的设置. 0 = 禁止所有中断源 1 = 使能总中断, 如果单个中断使能, 将会产生中断
6	EADC	使能ADC中断 0 = 禁用ADC中断 1 = 使能由ADCF (ADCCON0.7) 产生的中断
5	EBOD	使能BOD中断 0 = 禁用BOD中断 1 = 使能由BOF (BODCON0.3) 产生的中断
4	ES	使能串口0中断 0 = 禁用串口0中断 1 = 使能由TI (SCON.1) 或 RI (SCON.0) 产生的中断
3	ET1	使能定时器1中断 0 = 禁用定时器1中断 1 = 使能由TF1 (TCON.7) 产生的中断
2	EX1	使能外部中断1 0 = 禁用外部中断1 1 = 使能由INT1管脚 (P1.7) 产生中断
1	ET0	使能定时器0中断 0 = 禁用定时器1中断 1 = 使能由TF0 (TCON.5) 产生的中断
0	EX0	使能外部中断0 0 = 禁用外部中断0 1 = 使能由INT0 管脚 (P3.0) 产生中断

EIE – 扩展中断使能寄存器

7	6	5	4	3	2	1	0
ET2	ESPI	EFB	EWDT	EPWM	ECAP	EPI	EI2C
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: 9BH

复位值: 0000 0000b

位	名称	描述
7	ET2	定时器2中断使能位 0 = 禁用定时器2中断 1 = 使能由TF2 (T2CON.7) 产生的中断

位	名称	描述
6	ESPI	SPI 中断使能位 0 = 禁用SPI 中断 1 = 使能由SPIF (SPSR.7), SPIOVF (SPSR.5), 或 MODF (SPSR.4) 产生的中断
5	EFB	PWM故障刹车中断使能位 0 = 禁用PWM故障刹车中断 1 =使能由FBF (FBD.7) 产生的中断
4	EWDT	使能WDT中断 0 = 禁用WDT中断 1 =使能由WDTF (WDCON.5) 产生的中断
3	EPWM	PWM中断使能位 0 = 禁用PWM中断 1 =使能由PWMF (PWMCON0.5) 产生的中断
2	ECAP	定时器输入捕获中断 0 = 禁用输入捕获中断. 1 = 使能由CAPF[2:0] (CAPCON0[2:0]) 产生的中断
1	EPI	外部引脚中断使能位 0 = 禁用引脚中断 1 =使能由PIF寄存器任意一个标志位产生中断
0	EI2C	I²C中断使能位 0 = 禁用I ² C中断 1 =使能由SI (I2CON.3) 或 I2TOF (I2TOC.0) 产生的中断

EIE1 –扩展中断使能寄存器1

7	6	5	4	3	2	1	0
-	-	-	-	-	EWKT	ET3	ES_1
-	-	-	-	-	读/写	读/写	读/写

地址: 9CH

复位值: 0000 0000b

位	名称	描述
2	EWKT	WKT中断使能位 0= 禁用WKT中断 1 = 使能由WKTF (WKCON.4) 产生的中断
1	ET3	定时器3中断使能位 0 = 禁用定时器3中断 1 = 使能由TF3 (T3CON.4)产生的中断
0	ES_1	串口1中断使能位 0 = 禁用串口1中断 1 = 使能由TI_1 (SCON_1.1) 或 RI_1 (SCON_1.0)产生的中断

20.3 中断优先级

系统为所有中断源提供4种优先级：最高（3级）、高（2级）、低（1级）、最低（0级）。中断源可以单独设置各自的优先级位来配置其优先级。表20-2. 列举了4种优先级配置。相对来说，低优先级中断可

以被高优先级中断打断，但不能被同等优先级或更低的优先级打断。默认优先级可以帮助中断控制器解决同等优先级同时请求中断的状况。

在多个中断时，遵循以下规则：

1. 当一个低优先级中断正在运行，这时一个高优先级产生，该中断会被打断去执行高优先级中断。当高优先级中断执行完RETI后，低优先级中断恢复继续运行。当低优先级中断执行完RETI后，控制器把运行权利交回给主程序。
2. 如果一个高优先级中断正在运行，不能被任何其他中断源打断——即使这高优先级中断，在默认优先级中比正在运行的中断优先级更高，也不能打断运行中的中断。
3. 低优先级中断只有在其他中断没有执行的情况下才能被调用。然后同时，低优先级中断不能被另一个低优先级中断打断，即使这个低优先级中断，在默认优先级中比正在运行的中断优先级更高，也不能打断运行中的中断。
4. 如果两个中断同时发生，优先级高的中断先执行。如果两个中断优先级相同，默认优先级高的中断先执行，这是符合默认优先级唯一的条件。

默认优先级如表 20-3所示，总结了中断源、标志位、向量地址、使能位、优先级位和允许CPU可以从掉电模式中唤醒。CPU从掉电模式中唤醒，请参照：[章节22.1 掉电模式](#)

表 20-2. 中断优先级设置

中断优先级控制位		中断优先级
IPH / EIPH / EIPH1	IP / EIP / EIP2	
0	0	等级 0 (最低)
0	1	等级 1
1	0	等级 2
1	1	等级 3(最高)

表 20-3. 各级中断源特性表

中断源	向量地址	中断标志	使能位	默认优先级	优先级控制位	是否支持掉电模式唤醒
复位	0000H	-	一直打开	最高	-	支持
外部中断0	0003H	IE0 ⁽¹⁾	EX0	1	PX0, PX0H	支持
欠压检测	0043H	BOF (BODCON0.3)	EBOD	2	PBOD, PBODH	支持

中断源	向量地址	中断标志	使能位	默认优先级	优先级控制位	是否支持掉电模式唤醒
看门狗定时器	0053H	WDTF (WDCON.5)	EWDT	3	PWDT, PWDTH	支持
定时器 0	000BH	TF0 ^[2]	ET0	4	PT0, PT0H	否
I ² C 状态/超时	0033h	SI + I2TOF (I2TOC.0)	EI2C	5	PI2C, PI2CH	否
ADC中断	005Bh	ADCF	EADC	6	PADC, PADCH	否
外部中断1	0013H	IE1 ^[1]	EX1	7	PX1, PX1H	支持
管脚中断	003BH	PIF0 to PIF7 (PIF) ^[3]	EPI	8	PPI, PPIH	支持
定时器 1	001BH	TF1 ^[2]	ET1	9	PT1, PT1H	否
串口 0	0023H	RI + TI	ES	10	PS, PSH	否
故障刹车中断	0073h	FBF (FBD.7)	EFB	11	PFB, PFBH	否
SPI	004Bh	SPIF (SPSR.7) + MODF (SPSR.4) + SPIOVF (SPSR.5)	ESPI	12	PSPI, PSPIH	否
定时器 2	002BH	TF2 ^[2]	ET2	13	PT2, PT2H	否
定时器输入捕获	0063H	CAPF[2:0] (CAPCON0[2:0])	ECAP	14	PCAP, PCAPH	否
PWM中断	006BH	PWMF	EPWM	15	PPWM, PPWMH	否
串口 1	007BH	RI_1 + TI_1	ES_1	16	PS_1, PSH_1	否
定时器 3	0083H	TF3 ^[2] (T3CON.4)	ET3	17	PT3, PT3H	否
自唤醒定时器	008BH	WKTF (WKCON.4)	EWKT	18	PWKT, PWKTH	支持

[1] 当外部中断引脚设置成边沿触发(ITx = 1)，在执行中断服务程序时中断标志位IEx 会被自动清除。当被设置成电平触发时(ITx = 0)，IEx会跟随各自引脚反向电平状态变化一致，不能通过软件控制。

[2] 在执行中断服务程序时中断标志位TF0, TF1, 或TF3 会被自动清除。相反，在定时器 2x工作在自动加载模式下，执行中断服务程序时TF2x不会被自动清除。

[3] 当引脚中断选择了电平触发，PIFn标志位反应各自通道的状态，软件无法控制。

IP – 中断优先级 寄存器(位使能)^[1]

7	6	5	4	3	2	1	0
-	PADC	PBOD	PS	PT1	PX1	PT0	PX0
-	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: B8H

复位值: 0000 0000b

位	名称	描述
6	PADC	ADC中断优先级低位
5	PBOD	BOD检测中断优先级低位
4	PS	串口0中断优先级低位
3	PT1	定时器1中断优先级低位

位	名称	描述
2	PX1	外部中断1中断优先级低位
1	PT0	定时器0中断优先级低位
0	PX0	外部中断0中断优先级低位

[1] IP使用时结合IPH一起决定每个中断源的优先级。见 [表20-2.中断优先级设置](#) 对应中断优先级设置。

IPH –中断优先级高位寄存器^[2]

7	6	5	4	3	2	1	0
-	PADCH	PBODH	PSH	PT1H	PX1H	PT0H	PX0H
-	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：B7H, 页0

复位值：0000 0000b

位	名称	描述
6	PADC	ADC中断优先级高位
5	PBOD	BOD检测中断优先级高位
4	PSH	串口0中断优先级高位
3	PT1H	定时器1中断优先级高位
2	PX1H	外部中断1中断优先级高位
1	PT0H	定时器0中断优先级高位
0	PX0H	外部中断0中断优先级高位

[2] IPH使用时结合IP一起决定每个中断源的优先级。详见 [表20-2.中断优先级设置](#) 对应中断优先级设置。

EIP –扩展中断优先级寄存器^[3]

7	6	5	4	3	2	1	0
PT2	PSPI	PFB	PWDT	PPWM	PCAP	PPI	PI2C
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址：EFH

复位值：0000 0000b

位	名称	描述
7	PT2	定时器2中断优先级低位
6	PSPI	SPI中断优先级低位
5	PFB	故障刹车中断优先级低位
4	PWDT	WDT中断优先级低位
3	PPWM	PWM中断优先级低位
2	PCAP	定时器输入捕获中断优先级低位
1	PPI	引脚中断优先级低位
0	PI2C	I ² C中断优先级低位

[3] EIP使用时结合EIPH一起决定每个中断源的优先级的。详见 [表20-2.中断优先级设置](#) 对应中断优先级设置

EIPH –扩展中断优先级高位寄存器^[4]

7	6	5	4	3	2	1	0
PT2H	PSPIH	PFBH	PWDTH	PPWMH	PCAPH	PPIH	PI2CH
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写

地址: F7H

复位值: 0000 0000b

位	名称	描述
7	PT2H	定时器2中断优先级高位
6	PSPIH	SPI中断优先级高位
5	PFBH	故障刹车中断优先级高位
4	PWDTH	WDT中断优先级高位
3	PPWMH	PWM中断优先级高位
2	PCAPH	定时器输入捕获中断优先级高位
1	PPIH	引脚中断优先级高位
0	PI2CH	I ² C中断优先级高位

[4] EIPH使用时结合EIP一起决定每个中断源的优先级的。详见 [表20-2.中断优先级设置](#) 对应中断优先级设置。

EIP1 –扩展中断优先级寄存器1^[5]

7	6	5	4	3	2	1	0
-	-	-	-	-	PWKT	PT3	PS_1
-	-	-	-	-	读/写	读/写	读/写

地址: FEH, 页: 0

复位值: 0000 0000b

位	名称	描述
2	PWKT	WKT 中断优先级低位
1	PT3	定时器3 中断优先级低位
0	PS_1	串口1 中断优先级低位

[5] EIP1使用时结合EIPH1一起决定每个中断源的优先级的。详见 [表20-2.中断优先级设置](#) 对应中断优先级设置。

EIPH1 –扩展中断优先级高位寄存器1^[6]

7	6	5	4	3	2	1	0
-	-	-	-	-	PWKTH	PT3H	PSH_1
-	-	-	-	-	读/写	读/写	读/写

地址: FFH, 页: 0

复位值: 0000 0000b

位	名称	描述
2	PWKTH	WKT 中断优先级高位
1	PT3H	定时器3 中断优先级高位
0	PSH_1	串口1 中断优先级高位

[6] EIPH1使用时结合EIP1一起决定每个中断源的优先级的。详见 [表20-2.中断优先级设置](#) 对应中断优先级设置。

20.4 中断服务

中断标志位在每个系统时钟周期都会被采样。在同一个周期内，被采样到的中断和优先级都会被解决。如果满足特定的条件硬件将执行内部产生的LCALL指令，目标地址是中断向量地址。能产生LCALL条件如下：

1. 没有相同或更高优先级中断服务程序在执行。
2. 当前查询中断标志周期正好是当前执行指令的最后一个周期。
3. 当前指令不是写任何中断使能位或优先级位且也不能是中断返回指令RETI。

如果以上任何一个条件不满足，就不能产生LCALL指令。在每一个指令周期都会重新检测中断标志。当某个中断标志位被置起，但没有满足上述条件都不会被响应，即使后面满足上述条件，没有立即执行的中断仍然不会执行LCALL指令。这个中断标志生效，但没有进入中断服务程序，下一个指令周期需要重新检测中断标志。

处理器响应一个有效的中断，通过执行一个LCALL指令将程序转移到中断入口地址。对应的中断标志根据不同的中断源在执行中断服务程序时，可能被硬件清除，也可能不被清除。硬件LCALL与软件LCALL指令相同，执行LCALL指令，保存程序计数器PC内容到堆栈，但不保存程序状态字PSW，PC指针重新装载产生中断的中断向量地址，从向量地址继续执行程序直到执行RETI指令。在执行RETI指令时，处理器弹出堆栈，将栈顶内容加载到程序计数器PC。用户必须注意堆栈的状态，如果堆栈的内容被修改，处理器不会被通知，将会从堆栈加载的地址继续执行。注，RET指令与RETI指令表现相同，但它不会通知中断控制器中断服务已经完成，致使控制器认为中断服务仍在进行。使中断不可能再产生。

20.5 中断延迟

每一个中断源的响应时间取决于几个方面，如中断自身特点和指令的执行。在每个时钟周期，每一个中断标志和优先级都会被检测。如果有一个中断请求满足以上3个条件，硬件将自动产生LCALL指令，执行该指令需要4个机器周期。这样从中断标志置位，到执行中断服务程序最少需要5个机器周期。

如果三个条件不满足，很长的响应时间是可以预知的。如果高优先级和同等优先级中断正在执行，那么中断延迟时间很明显取决于正在执行的中断服务程序。最大的响应时间（如果没有其他中断正在执行或是也没有更高优先级中断产生）是执行RETI指令，然后下一条要执行的指令是最长的6个时钟周期的指令。从一个中断源被激活(没有检测到)，最长的反应时间是16个时钟周期。这些周期包括完成RETI指令

的5个时钟周期、完成最长指令的6个时钟周期、侦测中断1个时钟周期和完成硬件LCALL跳转到中断地址的4个时钟周期。

因此一个简单的中断系统响应时间，总是大于5个时钟周期并且不超过16个时钟周期。

20.6 外部中断

外部中断 $\overline{INT0}$ 和 $\overline{INT1}$ 被作为中断源。它们可以根据IT0 (TCON.0) 和 IT1 (TCON.2)选择边沿触发，还是电平触发中断。检测IE0 (TCON.1) 和 IE1 (TCON.3)标志位判断是否产生中断。在边沿触发模式下，每个系统时钟周期都会采样 $\overline{INT0}$ 或 $\overline{INT1}$ 输入状态。如果在一个周期中采样是高电平，然后在下一个周期中为低电平，那么这个高到低的电平转换将会被检测到，并且置位中断请求标志IE0或IE1。由于每个系统时钟周期都去采样外部中断，所以高电平或低电平至少保持一个系统时钟周期。当中断服务程序被执行时，IE0和IE1会被硬件自动清除。如果选择电平触发模式，那么必须保持引脚为低电平，直到进入中断服务，在进入中断服务程序时IE0和IE1不会被硬件清除。在电平触发模式下，IE0和IE1标志位与 $\overline{INT0}$ 和 $\overline{INT1}$ 引脚逻辑电平值相反。当中断服务程序结束后引脚依然保持低电平，处理器会响应另一个来自同一中断源的中断。 $\overline{INT0}$ 和 $\overline{INT1}$ 均支持将芯片从掉电模式唤醒。

TCON –定时器 0及 1控制寄存器 (可位寻址)

7	6	5	4	3	2	1	0
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
读/写	读/写	读/写	读/写	读 (电平) 读/写 (边沿)	读/写	读 (电平) 读/写 (边沿)	读/写

地址: 88H

复位值: 0000 0000b

位	名称	描述
3	IE1	外部中断1边沿标志 如果 IT1 = 1 (下降沿触发), 当检测到下降沿时, 该标志由硬件置位. 置位直到软件清零或执行到中断服务程序中开始硬件清零 如果IT1 = 0 (电平触发), 该标志是 $\overline{INT1}$ 输入信号逻辑电平值相反。软件不可控制
2	IT1	外部中断1类型选择 该位选择 $\overline{INT1}$ 的中断触发类型是下降沿还是低电平。 0 = $\overline{INT1}$ 为低电平触发 1 = INT1 为下降沿触发
1	IE0	外部中断0边沿标志 如果 IT0 = 1 (下降沿触发), 当检测到下降沿时, 该标志由硬件置位. 置位直到软件清零或执行到中断服务程序中开始硬件清零 如果IT0 = 0 (电平触发), 该标志是 $\overline{INT1}$ 输入信号逻辑电平的相反。软件不可控制
0	IT0	外部中断0类型选择 该位选择 $\overline{INT0}$ 的中断触发类型是下降沿还是低电平。 0 = $\overline{INT0}$ 为低电平触发 1 = $\overline{INT0}$ 为下降沿触发

21. 在应用编程 (IAP)

修改FLASH数据通常需要很长时间，不像RAM那样可以实时操作。而且擦除、编程或读取FLASH数据需要遵循相当复杂的时序步骤。N76E003提供方便FLASH编程方式，可以帮助用户通过IAP方式，重新编程FLASH内容。IAP就是通过软件实现在线电擦除和编程的方法。

通过设置IAPEN (CHPCON.0受TA保护)使能IAP，并且设置IAPUEN寄存器的相应位，使能需要升级的FLASH区域 (CONFIG、LDROM、APROM)，用户将16位操作地址写入IAPAH和IAPAL，数据写入IAPFD，命令写入IAPCN。然后通过设置触发位IAPGO(IAPTRG.0)，去执行IAP。注意：IAPTRG也受TA保护。此时，CPU保持程序计数器，内嵌IAP自动控制内部充电泵提高电压和信号时序。擦除和编程时间是内部控制的，与工作电压和频率无关。通常页擦除时间是5ms，字节编程时间是23.5μs。IAP动作完成后，程序计数器继续运行之后的指令，IAPGO位将自动清零。IAPFF (CHPCON.6)是IAP错误标志，可以用来检查之前IAP操作成功与否。通过这些纯软件的设置，用户可以很方便对FLASH存储器进行擦除、编程和校验。

下列寄存器与IAP处理相关

CONFIG2 配置寄存器2

7	6	5	4	3	2	1	0
CBODEN	-	CBOV[1:0]		BOIAP	CBORST	-	-
读/写	-	读/写		读/写	读/写	-	-

出厂默认值: 1111 1111b

位	名称	描述
3	BOIAP	欠压禁止IAP位 该位决定当系统电压低于欠压侦测设定值时，IAP擦除及编程功能是否禁止，仅当欠压侦测功能使能后该位才有效。 1 = 当V _{DD} 低于V _{BOD} 设定值时，IAP擦除或编程功能禁止 0 = V _{DD} 任何电压状态下，IAP擦除及编程功能都可执行

CHPCON – 芯片控制寄存器 (TA 保护)

7	6	5	4	3	2	1	0
SWRST	IAPFF	-	-	-	-	BS	IAPEN
写	读/写	-	-	-	-	读/写	读/写

地址: 9FH

复位值: 详见 [表 6-2SFR](#)

位	名称	描述
6	IAPFF	IAP 错误标志 满足以下任意条件，硬件将在IAPGO(ISPTRG.0)触发后置位IAPFF: (1)访问地址超过其大小的区域

		(2) IAPCN 命令无效 (3) 擦除或编程没有使能的区域 (4) 当BOIAP(CONFIG2.5)为1、BODEN (BODCON0.7)为1以及BORST(BODCON0.2)为0时，擦除或编程工作在V _{BOD} 下。 该位应该软件清零
0	IAPEN	IAP 使能 0 = 禁用IAP功能 1 = 使能IAP功能 一旦使能IAP功能，HIRC将会被打开，用于时序控制。清IAPEN应该在IAP操作最后一条指令，然后可以停止内部振荡器以减少功耗

IAPUEN – IAP 更新使能寄存器 (TA 保护)

7	6	5	4	3	2	1	0
-	-	-	-	-	CFUEN	LDUEN	APUEN
-	-	-	-	-	读/写	读/写	读/写

地址: A5H

复位值: 0000 0000b

位	名称	描述
2	CFUEN	CONFIG更新使能 0 = 禁用IAP擦除或编程CONFIG 1 = 使能IAP擦除或编程CONFIG
1	LDUEN	LDROM 更新使能 0 = 禁用IAP擦除或编程LDROM 1 = 使能IAP擦除或编程LDROM
0	APUEN	APROM 更新使能 0 = 禁用IAP擦除或编程APROM 1 = 使能IAP擦除或编程APROM

IAPCN – IAP 控制寄存器

7	6	5	4	3	2	1	0
IAPB[1:0]		FOEN	FCEN	FCTRL[3:0]			
读/写		读/写	读/写	读/写			

地址: AFH

复位值: 0011 0000b

位	名称	描述
7:6	IAPB[1:0]	AP 控制 该字节是IAP控制命令。 详见 表 21-1. IAP 。
5	FOEN	
4	FCEN	
3:0	FCTRL[3:0]	

IAPAH – IAP 地址高字节寄存器

7	6	5	4	3	2	1	0
IAPA[15:8]							
读/写							

地址: A7H

复位值: 0000 0000b

位	名称	描述
7:0	IAPA[15:8]	IAP 地址高字节 IAPAH 包含 地址 IAPA[15:8]

IAPAL – IAP 地址低字节寄存器

7	6	5	4	3	2	1	0
IAPA[7:0]							
读/写							

地址: A6H

复位值: 0000 0000b

位	名称	描述
7:0	IAPA[7:0]	IAP 地址低字节 IAPAL 包含地址 IAPA[7:0]

IAPFD – IAP 内存数据

7	6	5	4	3	2	1	0
IAPFD[7:0]							
读/写							

地址: AEH

复位值: 0000 0000b

位	名称	描述
7:0	IAPFD[7:0]	AP 内存数据 该字节包含将要读或写进内存空间的数据。编程模式下，用户需要在触发IAP之前写数据到IAPFD里，读/校验模式下，在IAP完成后从IAPFD读出数据。

IAPTRG – IAP 触发 (TA 保护)

7	6	5	4	3	2	1	0
-	-	-	-	-	-	-	IAPGO
-	-	-	-	-	-	-	写

地址: A4H

复位值: 0000 0000b

位	名称	描述
0	IAPGO	<p>IAP 执行</p> <p>设置该位为1开始执行IAP。该指令后，CPU保持程序计数器(PC)，IAP硬件自动管理控制该过程。IAP完成后，程序计数器继续执行。IAPGO位自动清零，保持为0。</p> <p>在触发IAP动作前，如果中断打开应该临时关闭，程序过程如下：</p> <pre> CLR EA MOV TA,#0AAH MOV TA,#55H ORL IAPTRG,#01H (SETB EA) </pre>

21.1 IAP 命令

N76E003 通过IAP可操作 APROM、LDROM或 CONFIG。IAP操作模式和编程区域是由IAP控制寄存器 IAPCN决定的。

表 21-1. IAP 模式和命令代码

IAP 模式	IAPCN				IAPA[15:0] {IAPAH, IAPAL}	IAPFD[7:0]
	IAPB[1:0]	FOEN	FCEN	FCTRL[3:0]		
读公司ID	XX ^[1]	0	0	1011	X	DAH
读器件ID	XX	0	0	1100	低字节 DID: 0000H 高字节 DID: 0001H	低字节 DID: 50H 高字节 DID: 36H
读96位UID	XX	0	0	0100	0000H to 000BH	数据读出
APROM 页擦除	00	1	0	0010	地址 写入 ^[2]	FFH
LDROM 页擦除	01	1	0	0010	地址 写入 ^[2]	FFH
APROM 字节编程	00	1	0	0001	地址 写入	数据写入
LDROM 字节编程	01	1	0	0001	地址 写入	数据写入
APROM 字节读	00	0	0	0000	地址 写入	数据读出
LDROM 字节读	01	0	0	0000	地址 写入	数据读出
擦除所有CONFIG	11	1	0	0010	0000H	FFH
CONFIG 字节编程	11	1	0	0001	CONFIG0: 0000H CONFIG1: 0001H CONFIG2: 0002H CONFIG4: 0004H	数据写入
CONFIG 字节读	11	0	0	0000	CONFIG0: 0000H CONFIG1: 0001H CONFIG2: 0002H CONFIG4: 0004H	数据读出

[1] 表示无关项

[2] 每一页是 128字节，所以地址应该是目标页的地址

21.2 IAP 用户指南

IAP可以方便用户更新FLASH内容，不过用户必须遵循一定规则，以确保IAP正确执行，否则可能引起不确定的结果，甚至损坏器件。此外，下文对于正确执行IAP有很好建议。

(1)没有IAP操作时，用户必须清IAPEN (CHPCON.0)位。可以防止系统意外触发IAP。此外，IAP需要使用内部HIRC振荡器。如果选择外部时钟源，禁止IAP将停止内部HIRC，可以达到省电的目的。注：写IAPEN受TA保护。

(2)当LOCK位(CONFIG0.1) 被激活，IAP读、写或擦除仍然有效。

在进行IAP时，如果中断打开应该临时清除EA位

擦除或编程的页不能是当前代码执行的页。否则会出现不可预计程序动作，甚至破坏存储的数据

21.3 使用flash存储器作为数据存储

在一般应用中，有时需要一些数据在断电情况下不能丢失，以便用户读回或更新，作为系统控制的参数。N76E003支持IAP功能并且存储在flash中的字节都可以用MOVC指令读取，所以很适合作为非易失数据存储。Flash写次数为100,000次，以下参考应用代码：

汇编例程如下：

```

;*****
;      This code illustrates how to use IAP to make APROM 201h as a byte of
;      Data Flash when user code is executed in APROM.
;*****
PAGE_ERASE_AP      EQU          00100010b
BYTE_PROGRAM_AP    EQU          00100001b

      ORG      0000h

      MOV     TA, #0Aah          ;CHPCON is TA protected
      MOV     TA, #55h
      ORL     CHPCON, #00000001b ;IAPEN = 1, enable IAP mode

      MOV     TA, #0Aah          ;IAPUEN is TA protected
      MOV     TA, #55h
      ORL     IAPUEN, #00000001b ;APUEN = 1, enable APROM update

      MOV     IAPCN, #PAGE_ERASE_AP ;Erase page 200h~27Fh
      MOV     IAPAH, #02h
      MOV     IAPAL, #00h
      MOV     IAPFD, #0FFh
      MOV     TA, #0Aah          ;IAPTRG is TA protected
      MOV     TA, #55h
      ORL     IAPTRG, #00000001b ;write '1' to IAPGO to trigger IAP process
      MOV     IAPCN, #BYTE_PROGRAM_AP ;Program 201h with 55h
      MOV     IAPAH, #02h
      MOV     IAPAL, #01h
      MOV     IAPFD, #55h
      MOV     TA, #0Aah
      MOV     TA, #55h
    
```



```
ORL    IAPTRG,#00000001b

MOV    TA,#0Aah
MOV    TA,#55h
ANL    IAPUEN,#11111110b        ;APUEN = 0, disable APROM update

MOV    TA,#0Aah
MOV    TA,#55h
ANL    CHPCON,#11111110b       ;IAPEN = 0, disable IAP mode

MOV    DPTR,#201h
CLR    A
MOVC   A,@A+DPTR                ;Read content of address 201h
MOV    P0,A

SJMP   $
```

C 语言例程如下:

```

//*****
//      This code illustrates how to use IAP to make APROM 201h as a byte of
//      Data Flash when user code is executed in APROM.
//*****
#define      PAGE_ERASE_AP      0x22
#define      BYTE_PROGRAM_AP   0x21

/*Data Flash, as part of APROM, is read by MOVC. Data Flash can be defined as
  128-element array in "code" area from absolute address 0x0200      */

volatile unsigned char code Data_Flash[128] _at_ 0x0200;

Main (void)
{
    TA = 0xAA;          //CHPCON is TA protected
    TA = 0x55;
    CHPCON |= 0x01;    //IAPEN = 1, enable IAP mode

    TA = 0xAA;          //IAPUEN is TA protected
    TA = 0x55;
    IAPUEN |= 0x01;    //APUEN = 1, enable APROM update

    IAPCN = PAGE_ERASE_AP; //Erase page 200h~27Fh
    IAPAH = 0x02;
    IAPAL = 0x00;
    IAPFD = 0xFF;
    TA = 0xAA;          //IAPTRG is TA protected
    TA = 0x55;
    IAPTRG |= 0x01;    //write '1' to IAPGO to trigger IAP process

    IAPCN = BYTE_PROGRAM_AP; // Program 201h with 55h
    IAPAH = 0x02;
    IAPAL = 0x01;
    IAPFD = 0x55;
    TA = 0xAA;
    TA = 0x55;
    IAPTRG |= 0x01;    //write '1' to IAPGO to trigger IAP process

    TA = 0xAA;          //IAPUEN is TA protected
    TA = 0x55;
    IAPUEN &= ~0x01;    //APUEN = 0, disable APROM update

    TA = 0xAA;          //CHPCON is TA protected
    TA = 0x55;
    CHPCON &= ~0x01;    //IAPEN = 0, disable IAP mode

    P0 = Data_Flash[1]; //Read content of address 200h+1

    while(1);
}

```

21.4 在线系统编程 (ISP)

Flash存储器支持硬件编程和应用编程 (IAP)。如果产品在研发阶段或产品需要更新软固件时，硬件编程就显得不太方便，采用在系统编程 (ISP) 方式，可使这一过程变得方便。执行ISP不需要将控制器从

系统板上拆下来。通过软件控制可以重新编程设备。因此这使得更新应用程序固件ISP得到广泛的应用。

用户可以开发自己的引导代码放在LDR0M中。LDR0M最大为4KB。用户开发的引导代码可以通过并行烧录器或是电路编程器（ICP）下载到LDR0M中去。

一般来说，ISP是PC与MCU之间进行通讯。PC通过串口传输新的用户代码给MCU。然后引导代码接收这些数据，将这些数据通过IAP命令编程到用户代码区域。新唐针对N76E003提供ISP固件和PC端软件，这样可以很容易实现ISP通过UART端口升级代码。更多信息请访问新唐8位微控制器网站：[新唐80C51 微控制器技术支持](#)。

以下是简单ISP参考代码

汇编例程代码:

```

;*****
; This code illustrates how to do APROM and CONFIG IAP from LDR0M.
; APROM are re-programmed by the code to output P1 as 55h and P0 as aah.
; The CONFIG2 is also updated to disable BOD reset.
; User needs to configure CONFIG0 = 0x7F, CONFIG1 = 0xFE, CONFIG2 = 0xFF.
;*****
PAGE_ERASE_AP EQU 00100010b
BYTE_PROGRAM_AP EQU 00100001b
BYTE_READ_AP EQU 00000000b
ALL_ERASE_CONFIG EQU 11100010b
BYTE_PROGRAM_CONFIG EQU 11100001b
BYTE_READ_CONFIG EQU 11000000b

ORG 0000h

CLR EA ;disable all interrupts
CALL Enable_IAP

CALL Enable_AP_Update
CALL Erase_AP ;erase AP data
CALL Program_AP ;programming AP data
CALL Disable_AP_Update
CALL Program_AP_Verify ;verify Programmed AP data

CALL Read_CONFIG ;read back CONFIG2
CALL Enable_CONFIG_Update
CALL Erase_CONFIG ;erase CONFIG bytes
CALL Program_CONFIG ;programming CONFIG2 with new data
CALL Disable_CONFIG_Update
CALL Program_CONFIG_Verify ;verify Programmed CONFIG2

CALL Disable_IAP
MOV TA,#0Aah ;TA protection
MOV TA,#55h ;
ANL CHPCON,#11111101b ;BS = 0, reset to APROM
MOV TA,#0Aah
MOV TA,#55h
ORL CHPCON,#80h ;software reset and reboot from APROM
    
```

```

        SJMP    $

;*****
;          IAP Subroutine
;*****
Enable_IAP:
    MOV     TA,#0Aah           ;CHPCON is TA protected
    MOV     TA,#55h
    ORL     CHPCON,#00000001b ;IAPEN = 1, enable IAP mode
    RET

Disable_IAP:
    MOV     TA,#0Aah
    MOV     TA,#55h
    ANL     CHPCON,#11111110b ;IAPEN = 0, disable IAP mode
    RET

Enable_AP_Update:
    MOV     TA,#0Aah           ;IAPUEN is TA protected
    MOV     TA,#55h
    ORL     IAPUEN,#00000001b ;APUEN = 1, enable APROM update
    RET

Disable_AP_Update:
    MOV     TA,#0Aah
    MOV     TA,#55h
    ANL     IAPUEN,#11111110b ;APUEN = 0, disable APROM update
    RET

Enable_CONFIG_Update:
    MOV     TA,#0Aah
    MOV     TA,#55h
    ORL     IAPUEN,#00000100b ;CFUEN = 1, enable CONFIG update
    RET

Disable_CONFIG_Update:
    MOV     TA,#0Aah
    MOV     TA,#55h
    ANL     IAPUEN,#11111011b ;CFUEN = 0, disable CONFIG update
    RET

Trigger_IAP:
    MOV     TA,#0Aah           ;IAPTRG is TA protected
    MOV     TA,#55h
    ORL     IAPTRG,#00000001b ;write '1' to IAPGO to trigger IAP process
    RET

;*****
;          IAP APROM Function
;*****
Erase_AP:
    MOV     IAPCN,#PAGE_ERASE_AP
    MOV     IAPFD,#0FFh
    MOV     R0,#00h
Erase_AP_Loop:
    MOV     IAPAH,R0
    MOV     IAPAL,#00h
    CALL   Trigger_IAP
    MOV     IAPAL,#80h
    CALL   Trigger_IAP
    INC     R0

```

```

        CJNE    R0, #44h, Erase_AP_Loop
        RET

Program_AP:
        MOV     IAPCN, #BYTE_PROGRAM_AP
        MOV     IAPAH, #00h
        MOV     IAPAL, #00h
        MOV     DPTR, #AP_code
Program_AP_Loop:
        CLR     A
        MOVC   A, @A+DPTR
        MOV     IAPFD, A
        CALL   Trigger_IAP
        INC    DPTR
        INC    IAPAL
        MOV     A, IAPAL
        CJNE   A, #14, Program_AP_Loop
        RET

Program_AP_Verify:
        MOV     IAPCN, #BYTE_READ_AP
        MOV     IAPAH, #00h
        MOV     IAPAL, #00h
        MOV     DPTR, #AP_code
Program_AP_Verify_Loop:
        CALL   Trigger_IAP
        CLR     A
        MOVC   A, @A+DPTR
        MOV     B, A
        MOV     A, IAPFD
        CJNE   A, B, Program_AP_Verify_Error
        INC    DPTR
        INC    IAPAL
        MOV     A, IAPAL
        CJNE   A, #14, Program_AP_Verify_Loop
        RET

Program_AP_Verify_Error:
        CALL   Disable_IAP
        MOV     P0, #00h
        SJMP   $

;*****
;                               IAP CONFIG Function
;*****
Erase_CONFIG:
        MOV     IAPCN, #ALL_ERASE_CONFIG
        MOV     IAPAH, #00h
        MOV     IAPAL, #00h
        MOV     IAPFD, #0FFh
        CALL   Trigger_IAP
        RET

Read_CONFIG:
        MOV     IAPCN, #BYTE_READ_CONFIG
        MOV     IAPAH, #00h
        MOV     IAPAL, #02h
        CALL   Trigger_IAP
        MOV     R7, IAPFD
        RET

Program_CONFIG:

```

```

MOV    IAPCN,#BYTE_PROGRAM_CONFIG
MOV    IAPAH,#00h
MOV    IAPAL,#02h
MOV    A,R7
ANL   A,#11111011b
MOV    IAPFD,A           ;disable BOD reset
MOV    R6,A             ;temp data
CALL   Trigger_IAP
RET

```

```

Program_CONFIG_Verify:
MOV    IAPCN,#BYTE_READ_CONFIG
MOV    IAPAH,#00h
MOV    IAPAL,#02h
CALL   Trigger_IAP
MOV    B,R6
MOV    A,IAPFD
CJNE  A,B,Program_CONFIG_Verify_Error
RET

```

```

Program_CONFIG_Verify_Error:
CALL   Disable_IAP
MOV    P0,#00h
SJMP  $

```

```

;*****
;          APROM code
;*****
AP_code:
DB     75h,0B1h, 00h           ;OPCODEs of "MOV    P0M1,#0"
DB     75h,0B3h, 00h           ;OPCODEs of "MOV    P1M1,#0"
DB     75h, 90h, 55h           ;OPCODEs of "MOV    P1,#55h"
DB     75h,080h,0Aah           ;OPCODEs of "MOV    P0,#0Aah"
DB     80h,0Feh                 ;OPCODEs of "SJMP  $"

END

```

22. 电源管理

N76E003有几种工作模式可以帮助用户控制设备功耗，省电模式包括掉电模式和空闲模式。控制设备功耗，必须处理好每个引脚的模式和状态。每个引脚状态需要外部上、下拉一致，比如上拉就要输出1，下拉就要输出0。如果引脚是悬浮的，建议用户配置端口为准双向模式。如果P2.0配置为输入引脚，必须外接上拉或下拉电阻或通过设置P20UP (P2S.7)内部上拉。

PCON – 电源控制寄存器

7	6	5	4	3	2	1	0
SMOD	SMOD0	-	POF	GF1	GF0	PD	IDL
读/写	读/写	-	读/写	读/写	读/写	读/写	读/写

地址: 87H

复位值: 详见 [表 6-2SFR](#)

位	名称	描述
1	PD	掉电模式 设置该位使MCU进入掉电模式。在此模式下，CPU和外设时钟停止，程序计数器（PC）挂起，此时系统为最小功耗模式。CPU从掉电模式下唤醒后，该位自动由硬件清零，且程序继续执行唤醒系统的中断源对应的中断服务程序ISR。从ISR返回后，设备执行让系统进入掉电模式的指令，使系统进入掉电模式。 注：如果IDL位和PD位同时置位，MCU进入掉电模式。从掉电模式退出后不会进入空闲模式。
0	IDL	空闲模式 设置该位使MCU进入空闲模式。在此模式下，CPU时钟停止，且程序计数器（PC）挂起，但是所有外设继续工作。CPU从空闲模式唤醒后，该位自动由硬件清零，且程序继续执行唤醒系统的中断源对应的中断服务程序ISR。从ISR返回后，设备继续执行让系统进入空闲模式的指令，使系统进入空闲模式。

22.1 空闲模式

空闲模式下通过保持程序计数器使CPU挂起。在空闲模式下没有程序代码的取指和运行，这迫使CPU处于待机状态。程序计数器(PC)，堆栈指针(SP)，程序状态字(PSW)，累加器(ACC)和其他寄存器在空闲模式下保持其值不变。端口引脚保持原有状态，在空闲模式下继续工作。通常空闲模式下的功耗约为工作状态下一半。

既然在空闲模式下，外设电路，如定时器和串口仍然工作，则可以通过使能相应中断源来唤醒CPU。用户能通过向IDL (PCON.0)位写1，使设备进入空闲模式。这条指令是系统进入空闲模式前的最后一条指令。

有两种方法可以中止空闲模式，方法一、任何使能的中断发生都可以使系统退出空闲模式。中断发生自动清零IDL位，中止空闲模式，且将执行中断源对应的中断服务程序(ISR)，直到执行RETI返指令，返回后立即执行使CPU进入空闲模式的指令，使CPU进入空闲模式。第二种方法是除软件复位外的所有复

位，如果看门狗复位用来中止空闲模式，WIDPD (WDCON.4)需要设置为1，让WDT在空闲模式下继续运行。

22.2 掉电模式

掉电模式是N76E003进入最低功耗状态的工作模式，通过停止系统时钟源保持功耗在“微安”级。CPU和外设，如定时器或UART都待机，Flash 内存也停止，所有动作完全停止，功耗降到最低。可以通过向PD (PCON.1)写1进入掉电模式。这条指令是系统进入掉电模式前的最后一条指令。在掉电模式下，RAM 保存其内容，端口引脚的值也保持掉电模式前的不变。

N76E003有多种方法可以退出掉电模式。方法一，除软件复位外的所有复位。欠压检测复位也使CPU从掉电模式唤醒，在系统进入掉电模式之前要确保使能欠压检测。即使为了降低功耗，我们还是建议在掉电模式下开启BOD欠压检测功能。当然RST引脚的复位或上电复位也可以使CPU退出掉电模式。RST引脚复位或上电复位后，CPU初始化，并从程序开始地址执行程序。

方法二，可以通过外部中断使N76E003从掉电模式唤醒。触发外部中断管脚会重启系统时钟，在振荡器稳定后，设备执行外部中断对应的中断服务程序（ISR）。从ISR返回后，设备立即执行使系统进入掉电模式的指令接下来的指令。可以将芯片从掉电模式唤醒的中断有：外部中断 $\overline{INT0}$ 和 $\overline{INT1}$ 、引脚中断、WDT中断、WTK中断和欠压中断。

23. 时钟系统

N76E003拥有多种时钟源可供选择，这样在应用中可以有多种选择，使系统性能发挥到最佳，并且功耗降到最低。共有3种系统时钟源可供选择，包括:内部振荡器、来自 XIN 引脚的外部时钟。可以通过软件设置选择。N76E003内嵌2个内部RC振荡器一个10 kHz低速、一个 16MHz 高速RC振荡器，高速16MHz误差在出厂时校准到±2%（全温度、全电压范围内）。CKDIV除频器可以灵活地调整N76E003功耗与性能。




图 23-1 时钟系统框图

23.1 系统时钟源

N76E003共有3种系统时钟源，包括：内部高速/低速振荡器、外部输入时钟。它们每一个都可以作为N76E003的系统时钟源。开启不同的时钟源可能会影响到多功能引脚P3.0/XIN。

23.1.1 内部振荡器

N76E003内部有两个RC振荡器，一个高速16MHz（HIRC）和一个低速10 kHz（LIRC）。它们都可被选择用作系统时钟。通过设置HIRCEN (CKEN.5)位使能HIRC，设备上电时LIRC被使能。用户可设置OSC[1:0] (CKSWT [2:1])为[0,0]选择HIRC作为系统时钟，设置OSC[1:0](CKSWT [1:0])为[1,0]选择LIRC作为系统时钟。注意：N76E003上电后HIRC 和 LIRC都被使能，并且系统默认HIRC为系统时钟。当系

统使用内部振荡器作为时钟源时，X_{IN} 自动作为普通I/O P3.0，用来扩展普通I/O数量。可以通过配置P3M1和P3M2寄存器来选择P3.0的输出模式。

23.2 系统时钟切换

N76E003可以通过软件设置CKSWT 和 CKEN寄存器切换时钟源。这给应用带来了很大方便。注意，这些特殊寄存器是写时效访问控制受TA保护寄存器。在时钟源控制下，时钟源可以在外部时钟、内部时钟，甚至内部高速与低速之间自由的切换。然而在切换时钟源时，必须确保待切换时钟源已稳定。因此，用户需要遵循以下设置步骤才能成功完成时钟源切换。用户首先要通过配置CKEN寄存器打开目标时钟源，再通过查询CKSWT寄存器中对应的标志位，确定时钟源是否稳定，并且通过写OSC[1:0] (CKSWT[2:1])切换到目标时钟源。这些步骤过后，将会成功的切换时钟源。如果用户关心功耗的话，可以将原先时钟源关闭了。如果不遵守以上步骤，硬件将会采取以下一些措施来应对这些违规的操作。

- 1.如果用户试图改变CKEN的值来关闭当前时钟源，设备将忽略这个操作。系统时钟维持现状，CKEN值不变。
- 2.如果用户试图改变OSC[1:0]的值来切换系统时钟，而待切换新时钟源未被打开，OSC[1:0]值将会被立即更新，但是系统时钟保持不变，CKSWTF (CLKEN.0)会被硬件置位。
- 3.如果用户切换系统时钟源，但是目标时钟源已经打开还没稳定，那么硬件会等待目标稳定后，再切换过去。在等待期间，设备继续以原来时钟源工作，并且CKSWTF会被置1。等到目标时钟源稳定后，标志位(见 CKSWT[7:3])被置位，时钟将会成功切换，CKSWTF会被硬件自动清0。

CKSWT – 时钟切换寄存器 (TA 保护)

7	6	5	4	3	2	1	0
-	-	HIRCST	LIRCST	ECLKST	OSC[1:0]		-
-	-	读	读	读	写		-

地址: 96H

复位值: 0011 0000b

位	名称	描述
7: 6	-	保留
5	HIRCST	高速内部16MHz振荡器状态 0 = 高速内部振荡器不稳定或是没有开启. 1 = 高速内部振荡器开启并稳定
4	-	保留
3	ECLKST	外部时钟输入状态 0 = 外部时钟不稳定或没开启 1 = 外部时钟开启并稳定

位	名称	描述
2:1	OSC[1:0]	振荡器选择位 该位是用来选择系统时钟源 00 = 内部 16MHz 晶振 01 = XIN引脚输入的外部时钟，通过EXTEN[1:0] (CKEN[7:6]) 设置 10 = 内部 10 kHz 晶振 11 = 保留位 注意该位段只写，读回来的值可能与当前时钟源不一致

CKEN – 时钟使能寄存器(TA 保护)

7	6	5	4	3	2	1	0
EXTEN[1:0]		HIRCEN	LIRCEN	-	-	-	CKSWTF
读/写		读/写	读/写	-	-	-	R

地址: 97H

复位值: 0011 0000b

位	名称	描述
7:6	EXTEN[1:0]	外部时钟源使能 11 = XIN引脚输入的外部时钟使能 其他 = 外部时钟禁用. P3.0 当作通用I/O口
5	HIRCEN	高速内部16MHz振荡器使能 0 = 高速内部振荡器禁用 1 = 高速内部振荡器使能 注意，一旦设置IAPEN (CHPCON.0)位开启IAP功能，HIRC将会自动使能，硬件也会设置HIRCEN 和 HIRCST位。IAPEN被清除后，HIRCEN 和 EHRCSST位会恢复为原始值
4:1	-	保留
0	CKSWTF	时钟切换错误标志位 0 = 系统时钟源切换成功 1 = 先前用户试图切换系统时钟的时钟源，没有开启或不稳定。如果待切换的时钟源不稳定，该位将一直保持为1，直到时钟源稳定并切换成功为止

23.3 系统时钟除频

振荡频率(F_{OSC})通过配置除频寄存器CKDIV，整数倍（最大到1/510）除频后，再供给系统作为系统时钟(F_{SYS})。这一特征可以临时让MCU跑在很低的速度下来降低功耗。通过时钟除频，可以让MCU在正常工作模式下，很低的速度运行，确保其及时能够响应中断事件（比如空闲模式只能通过中断事件退出）。这有可能比空闲模式还要省电。这样，可以避免掉电模式情况下，需要等待振荡器重新起振的时间。CKDIV的值可以在任何时间被程序改变，除了不能在中断服务程序里改变。

CKDIV – 时钟除频寄存器

7	6	5	4	3	2	1	0
CKDIV[7:0]							
读/写							

地址: 95H

复位值: 0000 0000b

位	名称	描述
7:0	CKDIV[7:0]	<p>时钟除频</p> <p>下面是系统频率F_{SYS}计算公式</p> <p>当 CKDIV = 00H时, $F_{SYS} = F_{OSC}$</p> <p>当 CKDIV = 01H ~ FFH时, $F_{SYS} = \frac{F_{OSC}}{2 \times CKDIV}$</p>

23.4 系统时钟输出

N76E003 提供一个CLO(P1.1)引脚可以输出系统时钟，该频率与 F_{SYS} 频率相同。通过设置CLOEN (CKCON.1)位打开这个功能。在掉电模式下CLO输出会停止，因为系统时钟已被关闭。注意当有干扰问题或是功耗问题时，用户最好关闭CLO输出。

CKCON – 时钟控制寄存器

7	6	5	4	3	2	1	0
-	PWMCKS	-	T1M	T0M	-	CLOEN	-
-	读/写	-	读/写	读/写	-	读/写	-

地址: 8EH, 页: 0

复位值:

0000 0000b

位	名称	描述
1	CLOEN	<p>系统时钟输出使能</p> <p>0 = 禁用系统时钟输出</p> <p>1 = 使能系统时钟输出，从CLO(P1.1)输出</p>

24. 电源监控

为防止上电和掉电时，程序执行异常，N76E003提供2种电源监控功能，上电复位检测，欠压检测。

24.1 上电复位(POR)

上电检测功能，用于检测电源上升到系统可以工作的电压。上电检测后，POF (PCON.4) 将置1，标志为冷复位，上电复位完成。POF标志可由软件清零。

PCON – 电源控制寄存器

7	6	5	4	3	2	1	0
SMOD	SMOD0	-	POF	GF1	GF0	PD	IDL
读/写	读/写	-	读/写	读/写	读/写	读/写	读/写

地址: 87H

复位值: 见 [表 6-2SFR](#)

Bit	名称	描述
4	POF	上电复位标志 当上电后该位置1，用来标志当前是冷复位，上电复位完成。其它任何复位不会影响该位，建议通过软件清

24.2 欠压检测(BOD)

另一个电源监控功能是欠压检测电路，欠压检测电路是用于监测运行期间V_{DD}电平。有4个可编程的欠压检测触发电平，以适用于宽电压应用。4级电平2.2V, 2.7V, 3.7V、4.4V，通过CBOV[1:0] (CONFIG2[5:4])选择。当然在上电后也可以通过设置BOV[1:0] (BODCON0[6:4])来改变BOD电平。当V_{DD}下降到所选择的欠压检测触发电平(V_{BOD})，欠压检测逻辑将复位MCU或请求欠压检测中断。用户可以结合不同应用决定设备是欠压复位还是产生欠压中断。上电后也可以通过软件打开V_{BOD}，注意在软件打开BOD后需要等待2到3个LIRC时钟才能正常工作。

当V_{DD}下降到V_{BOD}下并且BORST (BODCON0.2)为0时，BOD将会请求中断。此情况下，BOF (BODCON0.3)将被置1。用户清除该标志后，V_{DD}依然保持在V_{BOD}下，BOF不会被再次置1，BOF仅通知用户电源电压下降发生。当V_{DD}上升到高于V_{BOD}时，BOF将置1，以示电源恢复。BOD电路提供了一个很有用的状态位BOS (BODCON0.0)，可以用来指示当前是欠压还是电源已经恢复。设置BORST为1将开启欠压复位功能。欠压复位过后，BORF (BODCON0.1)将会被硬件置1。它不会被其它复位重置除上电复位外。该位可以通过软件清除。注意BODCON0所有位的写入都受时效访问TA保护。

N76E003支持低功率BOD模式，在为了节省电流消耗的同时最大的发挥BOD检测性能。通过设置LPBOD[1:0] (BODCON1[2:1])，BOD电路可以周期性的检测电源电压，通常是1.6ms、6.4ms或

25.6ms。这样可以减少很多功耗，但同时电源电压检测速度将降低。注意在低功率BOD模式下，欠压检测迟滞特性将会消失。注，BODCON0带有时效访问TA保护。

对于噪声敏感的系统，N76E003有一个BOD的滤波器可以避免电源噪声无意识地触发BOD事件。BOD滤波器上电默认开启，如果用户想要一个快速反应的BOD系统可以通过清BODFLT (BODCON1.0)为0来关闭。最小欠压检测脉冲宽度见 [表 24-2](#)。




图 24-1. 欠压检测框图

CONFIG2-配置寄存器2

7	6	5	4	3	2	1	0
CBODEN	-	CBOV[1:0]		BOIAP	CBORST	-	-
读/写	-	读/写		读/写	读/写	-	-

工厂默认值: 1111 1111b

Bit	名称	描述
7	CBODEN	配置欠压侦测使能位 1 = 欠压检测功能打开. 0 = 欠压检测功能关闭
5:4	CBOV[1:0]	配置欠压侦测电压选择位 11 = V _{BOD} 生效电压2.2V. 10 = V _{BOD} 生效电压2.7V. 01 = V _{BOD} 生效电压3.7V. 00 = V _{BOD} 生效电压4.4V.
2	CBORST	配置欠压检测复位使能 该位决定在电源电压跌到VBOD以下时是否产生欠压检测复位 1 =使能欠压检测复位 0 =禁用欠压检测复位

BODCON0 – 欠压检测控制寄存器 0 (TA 保护)

7	6	5	4	3	2	1	0
BODEN ^[1]		BOV[1:0] ^[1]		BOF ^[2]	BORST ^[1]	BORF	BOS
读/写		读/写		读/写	读/写	读/写	读

地址: A3H

复位值: 见 [表 6-2SFR](#)

位	名称	描述
7	BODEN	欠压检测使能 0 = 禁用欠压检测电路 1 = 使能欠压检测电路 注意在开启该功能后需要2到3个LIRC时钟BOD才能正常工作
6:4	BOV[1:0]	欠压侦测电压选择位 11 = 生效电压2.2V. 10 = 生效电压2.7V. 01 = 生效电压3.7V. 00 = 生效电压4.4V.
3	BOF	欠压中断标志 当V _{DD} 下降到V _{BOD} 以下或V _{DD} 上升到V _{BOD} 以上时, 该标志由硬件设置为逻辑1。如果EBOD (EIE.2)和EA (IE.7) 都置位, 将请求欠压检测中断。该位必须由软件清零。
2	BORST	欠压检测复位使能 该位决定在电源电压跌到以V _{BOD} 下时是否产生欠压检测复位 0 = 禁用欠压检测复位 1 = 使能欠压检测复位
1	BORF	欠压复位标志 当MCU发生欠压复位时, 该位被硬件值1。记得通过软件清除该位。
0	BOS	欠压状态标志 在BOD电路开启时, 该位反应V _{DD} 与V _{BOD} 比较情况。BOD电路关闭时保持为0。 0 = V _{DD} 电压大于V _{BOD} 或是BOD电路关闭 1 = V _{DD} 电压小于V _{BOD} 注该位为只读位

[1] BODEN, BOV[1:0], 和 BORST 初始化的值是直接通过加载CONFIG0 位 7、位 6~ 4 和 位 2 决定的。

[2] BOF复位后的值取决于CONFIG2的设置和VDD的电压。请参照 [表 24-1](#)。

表 24-1 BOF 复位值

CBODEN (CONFIG2.7)	CBORST (CONFIG2.2)	V _{DD} 电位	BOF
1	1	总是 > V _{BOD}	0
1	0	< V _{BOD}	1
1	0	> V _{BOD}	0
0	X	X	0

BODCON1 -欠压检测控制寄存器 1 (TA 保护)

7	6	5	4	3	2	1	0
-	-	-	-	-	LPBOD[1:0]		BODFLT
-	-	-	-	-	读/写		读/写

地址: ABH

复位值: 见 [表 6-2SFR 值](#)

位	名称	描述
7:3	-	保留
2:1	LPBOD[1:0]	低功率BOD使能 00 = BOD正常模式, BOD电路总是开启 01 = BOD低功耗模式1, 每隔1.6ms周期性开启BOD电路 10 = BOD低功耗模式2, 每隔6.4ms周期性开启BOD电路 11 = BOD低功耗模式3, 每隔25.6ms周期性开启BOD电路
0	BODFLT	BOD 滤波器控制 当系统时钟选择HIRC、ECLK并且BOD没有工作在低功率模式(LPBOD[1:0] = [0, 0])下, BOD有一个滤波器计数32个系统时钟F _{sys} 来滤除电源噪声, 其它情况下滤波器计数2个LIRC时钟 注意CPU停在掉电模式时, BOD滤波计数一直是2个LIRC时钟 BOD滤波器有效地避免电源噪声误触发BOD事件发生。设置该位可以开启或关闭BOD滤波功能 0 = 禁用BOD滤波器 1 = 使能BOD滤波器(上电默认开启)

表 24-2. 最小欠压检测脉冲宽度

BODFLT (BODCON1.1)	BOD 工作模式	系统时钟源	最小电压检测脉冲宽度
0	正常工作模式 (LPBOD[1:0] = [0,0])	任意时钟源	Typ. 1 μ s
	低功耗模式 1 (LPBOD[1:0] = [0,1])	任意时钟源	16 (1/F _{LIRC})
	低功耗模式 2 (LPBOD[1:0] = [1,0])	任意时钟源	64 (1/F _{LIRC})
	低功耗模式 3 (LPBOD[1:0] = [1,1])	任意时钟源	256 (1/ F _{LIRC})
1	正常工作模式 (LPBOD[1:0] = [0,0])	HIRC/ECLK	正常工作模式: 32 (1/F _{sys}) 空闲模式: 32 (1/F _{sys}) 低功耗模式: 2 (1/F _{LIRC})
		LIRC	2 (1/F _{LIRC})
	低功耗模式 1 (LPBOD[1:0] = [0,1])	任意时钟源	18 (1/F _{LIRC})
	低功耗模式 2 (LPBOD[1:0] = [1,0])	任意时钟源	66 (1/F _{LIRC})
	低功耗模式 3 (LPBOD[1:0] = [1,1])	任意时钟源	258 (1/ F _{LIRC})

25. 复位

N76E003的复位条件有几中类型。通过寄存器标志位可以确定复位源。通常，大部分特殊功能寄存器复位后的值与复位条件无关，但是一些复位源的标志位的状态取决于复位源.有6种方法使芯片进入复位状态。他们是上电复位、欠压复位、外部复位、硬件故障复位、看门狗定时器复位以及软件复位。

25.1 上电复位

N76E003包含内部上电参考电压复位。在上电过程中，当VDD低于参考电压门限值，上电复位将保持CPU为复位模式。这种设计使CPU在VDD不满足执行读取存储器时，不访问程序存储器空间。如果从程序存储器读取并执行一个不确定的操作码，可能会使CPU甚至是整个系统进入错误状态。VDD上升到参考门限电压以上，系统工作，所选的振荡器起振，程序从0000H开始执行。同时，上电标志 POF (PCON.4) 置1表示冷复位，上电复位完成。注：上电后，内部RAM的内容不确定。建议用户初始化RAM。

建议通过软件清除POF为0，以检测在下一次复位是冷复位还是热复位。如果是由掉电或上电引起的冷复位，POF 将再次置1。如果是由其他复位源引起的热复位，POF将保持为0。用户可以检测复位标志位，处理热复位事件。

PCON – 电源控制寄存器

7	6	5	4	3	2	1	0
SMOD	SMOD0	-	POF	GF1	GF0	PD	IDL
读/写	读/写	-	读/写	读/写	读/写	读/写	读/写

地址: 87H

复位值: 见 [表 6-2SFR 值](#)

位	名称	描述
4	POF	上电复位标志 当上电后该位置1，用以标示当前冷复位，上电复位完成。其它任何复位不会影响该位，建议通过软件清零

25.2 欠压复位

欠压检测电路用于监测系统运行时VDD电平。当VDD下降到所选的欠压触发电平 (VBOD)，如果BORST (BODCON0.2) 置 1，CPU将欠压复位。发生欠压复位后，BORF (BODCON0.1)通过硬件自动置1，除上电复位或欠压复位，该位不会置1，该位可通过软件设置或清除。

BODCON0 –欠压检测控制寄存器0 (TA 保护)

7	6	5	4	3	2	1	0
BODEN	-	BOV[1:0]		BOF	BORST	BORF	BOS
读/写	-	读/写		读/写	读/写	读/写	读

地址: A3H

复位值: 见 [表 6-2SFR 值](#)

位	名称	描述
1	BORF	欠压复位标志 当MCU发生欠压复位，该位将被硬件置1，建议复位发生后通过软件清零

25.3 外部复位

外部复位引脚(\overline{RST})是带史密特触发器的输入引脚。外部 \overline{RST} 引脚，保持最少24个系统时钟周期的低电平，以确保能检测到有效的硬件复位信号，完成一次硬件复位动作。复位电路同步请求内部复位信号，因此，复位是同步运行，要求时钟在此期间运行来促使外部复位。

在复位条件下，只要 \overline{RST} 引脚电平从低到高，CPU将退出复位状态，并从地址0000H处开始执行代码。如果CPU在掉电模式下，外部 \overline{RST} 引脚复位时，触发硬件复位的方法略有不同。因为掉电模式下系统时钟是停止的，复位信号将等待系统时钟恢复。在系统时钟稳定后，CPU将进入复位状态，然后退出，并从地址0000H处开始执行程序。

RSTPINF (AUXR1.6) 为复位标志位，用来标志发生了外部复位。当发生外部复位后，该位硬件置1。除上电复位或外部复位引脚复位外，该位不会置1，并通过软件清零。

AUXR1 –辅助寄存器1

7	6	5	4	3	2	1	0
SWRF	RSTPINF	HardF	-	GF2	UART0PX	0	DPS
读/写	读/写	读/写	-	读/写	读/写	R	读/写

地址: A2H

复位值: 见 [表 6-2SFR 值](#)

位	名称	描述
6	RSTPINF	外部复位标志位 通过外部复位引脚复位MCU后，该位将被硬件置1，建议复位发生后通过软件清零
5	HardF	硬件故障复位标志 一旦程序计数器(PC)溢出flash地址空间，MCU将复位并且HardF硬件置位。通过软件清零 注意：当MCU运行在OCD调试模式下并且OCDEN=0，硬件故障复位将被禁用，仅仅HardF置位

25.4 硬件故障复位

程序计数器PC溢出flash地址空间，硬件故障将发生。硬件故障复位后辅助寄存器1 HardF(AUXR1.5)被硬件置位，辅助寄存器1 HardF(AUXR1.5)除了会被上电复位或硬件故障复位更改，不会被任何其他复位更改，这位能通过软件清零。当MCU运行在OCD调试模式并且OC DEN=0,硬件故障复位被禁用,仅仅HardF (AUXR1.5)标志位置位。

25.5 看门狗定时器复位

看门狗定时器是一个自由运行的定时器，带可编程溢出时间间隔和专用内部时钟源。用户可以在任何时候清除看门狗定时器，使它重新开始计数。当选择的溢出时间间隔发生溢出后，看门狗定时器将直接复位系统。复位完成后，芯片从地址0000H开始运行。

如果看门狗定时器引起复位，看门狗定时器复位标志WDTRF (WDCON0.3)将置位。除上电复位外该位保持不变，用户可以通过软件清WDTRF。

WDCON – 看门狗定时器控制寄存器 (TA 保护)

7	6	5	4	3	2	1	0
WDTR	WDCLR	WDTF	WIDPD	WDTRF	WDPS[2:0]		
读/写	读/写	读/写	读/写	读/写	读/写		

地址: AAH

复位值: 见 [表 6-2SFR 值](#)

位	名称	描述
3	WDTRF	看门狗复位标志 WDT 复位标志。当MCU复位时，该位由硬件置位。通过软件清零

25.6 软件复位

N76E003提供软件复位功能，允许软件复位整个系统类似于外部复位，初使化MCU为复位状态。软件复位，在ISP动作结束后非常有用。例如，如果通过ISP启动代码更新用户代码完成，软件复位能重启CPU立即执行用户代码。写 1 到 SWRST (CHPCON.7) 触发软件复位。注意，SWRST时效访问控制受TA保护，执行设置SWRST 位是设备复位之前的最后指令。见下面例程。

发生软件复位SWRF (AUXR1.7) 被硬件置1，用户可通过读取该位，来确定复位发生原因。除上电复位或软件复位外，SWRF不会被其它复位修改。通过软件清零。

CHPCON – 芯片控制寄存器(TA 保护)

7	6	5	4	3	2	1	0
SWRST	IAPFF	-	-	-	-	BS	IAPEN
写	读/写	-	-	-	-	读/写	读/写

地址: 9FH

复位值: 见 [表 6-2SFR 值](#)

位	名称	描述
7	SWRST	软件复位 对该位写1, 芯片执行软件复位, 复位完成后该位自动清零

AUXR1 – 辅助寄存器1

7	6	5	4	3	2	1	0
SWRF	RSTPINF	HardF	-	GF2	UART0PX	0	DPS
读/写	读/写	读/写	-	读/写	读/写	读	读/写

地址: A2H

复位值: 见 [表 6-2SFR 值](#)

位	名称	描述
7	SWRF	软件复位标志位 当MCU发生软件复位后, 该位硬件置1。通过软件清零

软件复位例程如下

```

ANL    AUXR1,#01111111b    ;software reset flag clear
CLR    EA
MOV    TA,#0Aah
MOV    TA,#55h
ORL    CHPCON,#10000000b    ;software reset
    
```

25.7 启动选择




图 25-1. 启动选择框图

N76E003提供给用户灵活的启动选择，适合不同的应用。CHPCON.1 BS位用于决定复位后，CPU从APROM 或LDROM 中启动。复位后，如果BS = 0，CPU从APPROM 中启动，由0000H开始运行。反之CPU 从 LDROM启动，从0000H开始运行。注：复位（除软件复位）后，BS加载CBS位（CONFIG0.7）的相反值。

CONFIG0

7	6	5	4	3	2	1	0
CBS	-	OCDPWM	OCDEN	-	RPD	LOCK	-
读/写	-	读/写	读/写	-	读/写	读/写	-

工厂默认值: 1111 1111b

位	名称	描述
7	CBS	配置启动选择位 该位定义，除软件复位外的所有复位后，MCU选择FLASH区启动。 1 = 除软件复位外的所有复位后，MCU从APROM启动 0 = 除软件复位外的所有复位后，MCU从LDROM启动

CHPCON – 芯片控制寄存器 (TA 保存)

7	6	5	4	3	2	1	0
SWRST	IAPFF	-	-	-	-	BS ^[1]	IAPEN
写	读/写	-	-	-	-	读/写	读/写

地址: 9FH

复位值: 见 [表 6-2SFR 值](#)

位	名称	描述
1	BS	启动选择 定义复位后，MCU选择FLASH区启动。 0 =由APROM启动 1 =由LDROM启动

[1] 注该位由复位后（除软件复位外）读取CONFIG0.7 CBS位内容相反的值并写入，软件复位后保持不变。

注CPU从所有复位状态释放后，硬件将检查BS位（非CBS）以决定是由APROM还是LDROM启动。

25.8 复位状态

复位状态，除上电复位不会影响片上RAM。在复位期间，RAM中的数据保留，上电复位后，RAM中内容不确定。

复位后，大多数寄存器恢复到默认值，有一些特殊功能寄存器初始值取决于不同复位事件。见 [表 6-2SFR 值](#)，一旦复位，程序计数器强制切换至地址0000H。备注：堆栈指针复位至07H，同时堆栈内的数据可能丢失，即便RAM内的数据未改变。

复位状态下，所有外设及中断关闭，所有管脚值为FFH，并切换至输入模式。

26. 辅助功能

26.1 双 DPTR

传统8051架构仅有一组DPTR（数据指针）。在一组DPTR的结构中，当需要从某个绝对地址移动数据至另一个绝对地址时，程序非常冗长。N76E003 提供两组数据指针，这样程序可以分别同时定义源地址和目标地址，直接进行数据移动。程序通过DPS (AUXR1.0)位切换DPTR 及 DPTR1。

下例为64字节双DPTR。给定源地址和目标地址，然后采用循环指令可以简单移动整组数据，比单DPTR指令效率高很多。相对ORL 或 ANL指令，使用INC AUXR1 指令是最简短指令。AUXR1.1始终为零，所以每次执行加一指令即可，不会影响该寄存器其它位。

```

MOV    R0,#64           ;赋值需移动字节数
MOV    DPTR,#D_Addr    ;导入目标地址
INC    AUXR1           ;更改有效DPTR指针
MOV    DPTR,#S_Addr    ;导入源地址
LOOP:
MOVX   A,@DPTR        ;读取源地址上数据到累加器
INC    AUXR1          ;更改有效DPTR指针
MOVX   @DPTR,A        ;将累加器内源地址数据写入目标地址
INC    DPTR           ;递增目标地址
INC    AUXR1          ;更改有效DPTR指针
INC    DPTR           ;递增源地址
DJNZ   R0,LOOP        ; (可选) 重置DPS
INC    AUXR1          ; (可选) 重置DPS
    
```

AUXR1 位3用于提供用户一个通用标志位GF2，可以通过软件置1或清0

DPL –数据指针低字节

7	6	5	4	3	2	1	0
DPL[7:0]							
读/写							

地址: 82H

复位值: 0000 0000b

位	名称	描述
7:0	DPL[7:0]	数据指针低字节 该字节与DPH搭配组成16位数据指针，DPTR定义指向非易失性存储空间或程序存储空间地址。DPS (DPS.0) 位选择即将使用的数据指针（DPTR、DPTR1）。

DPH –数据指针高字节

7	6	5	4	3	2	1	0
DPH[7:0]							
读/写							

地址: 83H

复位值: 0000 0000b

位	名称	描述
7:0	DPH[7:0]	数据指针高字节 该字节与DPL搭配组成16位数据指针，DPTR定义指向非易失性存储空间或程序存储空间地址。DPS (DPS.0) 位选择即将使用的数据指针（DPTR、DPTR1）。

AUXR1 –辅助寄存器1

7	6	5	4	3	2	1	0
SWRF	RSTPINF	HardF	-	GF2	UART0PX	0	DPS
读/写	读/写	读/写	-	读/写	读/写	R	读/写

地址: A2H

复位值: 见 [表 6-2SFR 复位值](#)

位	名称	描述
3	GF2	通用标志位 2 可通过软件置位或清除
1	0	保留位 该为始终为0
0	DPS	数据指针选择 0 = 数据指针0 (DPTR) 默认有效. 1 = 数据指针1 (DPTR1)有效. 当通过 DPS 切换当前有效DPTR后, 前有效DPTR寄存器内的值保持不变。

26.2 96位序列号(UID)

出厂前，每颗 N76E003都会预烧一个96位的序列号，用以确保该芯片的唯一性，这个唯一代码被称为序列号UID (Unique Code)。用户获得序列号的唯一方式是通过 IAP指令读取，详见 [IAP命令](#)。

27. 片上调试 (OCD)

27.1 功能描述

N76E003内嵌片上调试功能（OCD），这为软件开发者提供了低成本调试方法，并且N76E003的每一种封装都适用。OCD具有完整的调试程序控制流程，包括8个硬件断点、单步运行、全速运行和非侵入命令的内存访问。OCD系统并不占用任何本地内存，也不和片上外设共享资源。

当OCDEN (CONFIG0.4)配置为0，LOCK (CONFIG0.1)为1时，OCD才能有效。如果芯片已加密，OCD就不能工作。OCD系统使用两线串行接口，OCDDA 和 OCDCK，让目标设备和调试控制器建立通讯。OCDDA是输入/输出引脚，调试时用作数据传输，OCDCK是输入口，调试时传输数据同步用的时钟。P2.0/ $\overline{\text{RST}}$ 引脚也是必不可少的，它是用来控制OCD模式进入和退出的。N76E003的OCD和ICP功能是共用这3个引脚。

N76E003使用OCDDA、OCDCK、和 P2.0/ $\overline{\text{RST}}$ 引脚与OCD系统交互。在设计系统用到OCD时，必须考虑下面一些限制条件：

1. P2.0/ $\overline{\text{RST}}$ 配置成外部复位引脚时，它不能直接连接到V_{DD}上并且要和所有外部复位设备断开
2. 如果 P2.0/ $\overline{\text{RST}}$ 配置成输入引脚时，必须和外部输入源断开
3. 所有外部复位源必须断开
4. 所有与OCDDA和OCDCK连接的外围器件必须断开

27.2 OCD限制条件

由于N76E003功能比较丰富，而引脚比较有限，所以一个引脚上可能多个功能。使用OCD系统时肯定会牺牲一些功能，主要有以下一些限制条件：

1. OCD模式用到P2.0/ $\overline{\text{RST}}$ 引脚，因此该引脚既不能作为输入也不能作为外部复位
2. OCDDA与P1.6共用一个引脚，因此该引脚I/O功能或其他功能都不能使用
3. OCDCK与P0.2共用一个引脚，因此该引脚I/O功能或其他功能都不能使用
4. 当系统处在空闲或掉电模式时，因为部分外设时钟已经停止，所以任何访问可能无效的。读访问可能返回一个无用的数据，写访问可能不成功。
5. 不能关闭HIRC，因为OCD需要这个时钟监视内部工作状态。在调试模式下，关闭HIRC的指令将不起作用，CPU进入掉电模式时HIRC会继续运行。

N76E003的OCD系统还有另一个限制，就是正在运行用户程序时不能执行非侵入命令。非侵入命令可以用调试器访问MCU的存储单元、状态或控制寄存器，一个读或写控制寄存器必须在MCU停止的条件下进行，产生停止条件是在与硬件断点匹配后或单步运行后。

CONFIG0

7	6	5	4	3	2	1	0
CBS	-	OCDPWM	OCDEN	-	RPD	LOCK	-
读/写	-	读/写	读/写	-	读/写	读/写	-

出厂默认值: 1111 1111b

位	名称	描述
5	OCDPWM	<p>片上调试OCD占用模式下，PWM输出状态</p> <p>该位决定当OCD停止CPU时，PWM的输出状态</p> <p>1 = PWM 输出脚为三态模式 (Tri-state)</p> <p>0 = PWM 持续输出.</p> <p>备注: 该位仅当PWM管脚的PIO 位设置为1后有效</p>
4	OCDEN	<p>OCD 使能</p> <p>1 = 禁用OCD</p> <p>0 = 使能OCD</p> <p>注意: 当MCU运行在OCD调试模式并且OCDEN=0,硬件故障复位被禁用,仅仅HardF (AUXR1.5)标志位置位。</p>

28. 配置字

N76E003具有几个硬件配置字节，设置这些配置位配置硬件选项，如安全位，系统时钟位等等。这些硬件配置位可通过编程器/烧录器或ICP、IAP来配置。有些特定的配置位定义的功能，也可以通过特殊寄存器位重新配置。因此，需要加载这些配置位到相应的寄存器位。这些加载发生在复位之后。软件复位会加载部分配置位至特殊功能寄存器相应的位，这些寄存器位也可以通过用户的软件控制及修改。其他复位将不改变这些寄存器位的值。

配置字中标注为“-”的位，在编程时请务必保持默认值，不要进行编写。

CONFIG0 配置字0

7	6	5	4	3	2	1	0
CBS	-	OCDPWM	OCDEN	-	RPD	LOCK	-
读/写	-	读/写	读/写	-	读/写	读/写	-

出厂默认值: 1111 1111b

位	名称	描述
7	CBS	配置启动选择位 该位定义，除软件复位外的所有复位后，MCU选择FLASH区启动。 1 = 除软件复位外的所有复位后，MCU从APROM启动 0 = 除软件复位外的所有复位后，MCU从LDROM启动
5	OCDPWM	片上调试OCD占用模式下，PWM输出状态 该位决定当OCD停止CPU时，PWM的输出状态 1 = PWM 输出脚为三态模式 (Tri-state) 0 = PWM 持续输出。 备注：该位仅当PWM管脚的PIO 位设置为1后有效
4	OCDEN	OCD 使能 1 = 禁用OCD 0 = 使能OCD 注意：当MCU运行在OCD调试模式并且OCDEN=0,硬件故障复位被禁用,仅仅HardF (AUXR1.5)标志位置位。
3	-	保留
2	RPD	复位脚禁用位 1 = P2.0/RST 复位功能使能，管脚用作外部复位脚 0 = P2.0/RST 复位功能关闭，管脚用作输入脚 P2.0
1	LOCK	芯片加密使能位 1 = 芯片不加密。Flash存储器不加密，用户可通过硬件编程器/ICP编程器读取FLASH的值。 0 = 芯片加密。全芯片FLASH区域加密，通过硬件编程器/ICP编程器读取FLASH的值，读回全部为（FFH），对FLASH进行编程无效。 备注：配置字内容始终不加密，可以读出。当LOCK位配置为0对芯片加密后，配置字内容不能单独擦除或改写，解除芯片加密的唯一方式是执行全擦除动作(whole chip erase)，一旦执行全擦除动作，FLASH内所有内容将被擦除且配置字内容也会被擦除。 芯片加密，不影响IAP功能。




图 28-1. CONFIG0 复位后自动重载

CONFIG1 配置字1

7	6	5	4	3	2	1	0
-	-	-	-	-	LDSIZE[2:0]		
-	-	-	-	-	读/写		

出厂默认值: 1111 1111b

位	名称	描述
2:0	LDSIZE[2:0]	LDROM 区域选择 芯片号 N76E003: 111 = 无 LDROM. APROM 18K 字节 110 = LDROM 1K字节. APROM 17K字节 101 = LDROM 2K字节. APROM 16K字节 100 = LDROM 3K字节. APROM 15K字节 0xx = LDROM 4K字节. APROM 14K字节

CONFIG2 配置字2

7	6	5	4	3	2	1	0
CBODEN	-	CBOV[1:0]		BOIAP	CBORST	-	-
读/写	-	读/写		读/写	读/写	-	-

出厂默认值: 1111 1111b

位	名称	描述
7	CBODEN	配置欠压侦测使能位 1 = 欠压检测功能打开 0 = 欠压检测功能关闭
6	-	保留
5:4	CBOV[1:0]	配置欠压侦测电压选择位 11 = V_{BOD} 生效电压2.2V 10 = V_{BOD} 生效电压2.7V 01 = V_{BOD} 生效电压3.7V 00 = V_{BOD} 生效电压4.4V
3	BOIAP	欠压禁止IAP位 该位决定当系统电压低于欠压侦测设定值时，IAP擦除及编程功能是否禁止。该位仅当欠压检测功能使能后有效。 1 = 当 V_{DD} 低于 V_{BOD} ,IAP 擦除或编程功能禁止 0 = V_{DD} 任何电压状态下，IAP擦除及编程功能都可执行
2	CBORST	CONFIG 欠压复位使能位 该为决定当侦测到电压低于 V_{BOD} 时，芯片是否复位 1 = 欠压复位功能使能 0 = 欠压复位功能关闭




图 28-2. CONFIG2上电复位重载位

CONFIG4 配置字4

7	6	5	4	3	2	1	0
WDTEN[3:0]				-	-	-	-
读/写				-	-	-	-

出厂默认值: 1111 1111b

位	名称	描述
7:4	WDTEN[3:0]	看门狗定时器WDT使能 该为决定复位后，看门狗定时器功能 1111 = 看门狗定时器关闭，WDT可用作普通定时器用 0101 = 使能WDT超时复位功能，且WDT在空闲或掉电模式下停止运行 其他 = 使能WDT超时复位功能，且WDT在空闲或掉电模式下保持运行
3:0	-	保留

29. 在线电路编程 (ICP)

通过在线电路编程 (ICP) 编程Flash。如果产品在开发中,或在终端客户的产品需要固件升级,采用硬件编程模式非常困难且不方便。采用ICP方式将很简单,且不需要将微控制器从板上拆下来。ICP方式同样允许客户在量产电路板上编程设备,在设备装配完成后再编程,这样允许设备编程最新的固件或定制化固件。

执行ICP功能,仅需要3个引脚, \overline{RST} 、ICPDA及 ICPCK。 \overline{RST} 用于进入或退出ICP模式, ICPDA为数据输入输出脚, ICPCK为编程时钟输入脚。用户需要在系统板上预留VDD、GND以及这三个脚。

新唐提供N76E003的ICP工具,通过新唐ICP编程器,用户可轻松使用ICP。ICP编程器是Nuvoton根据MCU的电气特性专门设计的,是很高效稳定的编程方式。具体内容请参考, Nuvoton 8位微处理器网页:[Nuvoton 80C51 单片机技术支持](#)。

30. 指令集

N76E003执行所有标准8051的指令集与MCS-51全兼容，每条指令执行周期根据1T 8051内核标准执行。该架构消除了冗余总线状态，且实现了取指、译码和运行并行执行。N76E003每个机器周期占用一个时钟周期，对比传统12T 80C51系统，同样的系统时钟频率，提升性能至8.1倍（基于MIPS）。当然实际的速率还是需要基于指令编译的结果。

所有指令代码为 8-位 OPCODE，单字节来源于程序存储器，OPCODE 通过CPU译码。决定系统的工作情况以及从存储器中运行数据。如果没有其它数据请求，为单字节指令。在一些应用中，需要更多的数据，使用2或3字节指令。

表 30-1列出所有指令，指令集及寻址模式注释如下。

Rn (n = 0~7)	寄存器 R0~R7 为当前选择寄存器区域
Direct	8-位 内部数据地址。可作为内部 RAM 地址 (00H to 7FH) 或 SFR (80H to FFH)。
@RI (I = 0, 1)	通过R0或R1间接寻址8-位内部RAM 区域 (0~255)。
#data	指令包括8-位常量。
#data16	指令包括16-位常量。
Addr16 何位置。	16-位目的地址。使用LCALL和LJMP。分支可达16k字节程序空间任
Addr11	11-位目的地址。使用ACALL和AJMP。分支达2k字节程序内存。
Rel	带符号(2's 互补) 8-位偏移字节。使用SJMP和条件分支。 范围为-128到+127字节。
Bit	对内部数据RAM或寄存器直接寻址。

表 30-1. 指令集

指令	OPCODE	字节	时钟周期	N76E003对比 传统80C51速率
NOP	00	1	1	12
ADD A, Rn	28~2F	1	2	6
ADD A, direct	25	2	3	4
ADD A, @Ri	26, 27	1	4	3
ADD A, #data	24	2	2	6
ADDC A, Rn	38~3F	1	2	6
ADDC A, direct	35	2	3	4
ADDC A, @Ri	36, 37	1	4	3
ADDC A, #data	34	2	2	6
SUBB A, Rn	98~9F	1	2	6
SUBB A, direct	95	2	3	4
SUBB A, @Ri	96, 97	1	4	3
SUBB A, #data	94	2	2	6
INC A	04	1	1	12
INC Rn	08~0F	1	3	4
INC direct	05	2	4	3
INC @Ri	06, 07	1	5	2.4
INC DPTR	A3	1	1	24
DEC A	14	1	1	12
DEC Rn	18~1F	1	3	4
DEC direct	15	2	4	3
DEC @Ri	16, 17	1	5	2.4
MUL AB	A4	1	4	12
DIV AB	84	1	4	12
DA A	D4	1	1	12
ANL A, Rn	58~5F	1	2	6
ANL A, direct	55	2	3	4
ANL A, @Ri	56, 57	1	4	3
ANL A, #data	54	2	2	6
ANL direct, A	52	2	4	3
ANL direct, #data	53	3	4	6
ORL A, Rn	48~4F	1	2	6
ORL A, direct	45	2	3	4
ORL A, @Ri	46, 47	1	4	3
ORL A, #data	44	2	2	6
ORL direct, A	42	2	4	3
ORL direct, #data	43	3	4	6
XRL A, Rn	68~6F	1	2	6
XRL A, direct	65	2	3	4
XRL A, @Ri	66, 67	1	4	3
XRL A, #data	64	2	2	6

表 30-1. 指令集

指令	OPCODE	字节	时钟周期	N76E003对比 传统80C51速率
XRL direct, A	62	2	4	3
XRL direct, #data	63	3	4	6
CLR A	E4	1	1	12
CPL A	F4	1	1	12
RL A	23	1	1	12
RLC A	33	1	1	12
RR A	03	1	1	12
RRC A	13	1	1	12
SWAP A	C4	1	1	12
MOV A, Rn	E8~EF	1	1	12
MOV A, direct	E5	2	3	4
MOV A, @Ri	E6, E7	1	4	3
MOV A, #data	74	2	2	6
MOV Rn, A	F8~FF	1	1	12
MOV Rn, direct	A8~AF	2	4	6
MOV Rn, #data	78~7F	2	2	6
MOV direct, A	F5	2	2	6
MOV direct, Rn	88~8F	2	3	8
MOV direct, direct	85	3	4	6
MOV direct, @Ri	86, 87	2	5	4.8
MOV direct, #data	75	3	3	8
MOV @Ri, A	F6, F7	1	3	4
MOV @Ri, direct	A6, A7	2	4	6
MOV @Ri, #data	76, 77	2	3	6
MOV DPTR, #data16	90	3	3	8
MOVC A, @A+DPTR	93	1	4	6
MOVC A, @A+PC	83	1	4	6
MOVX A, @Ri ^[1]	E2, E3	1	5	4.8
MOVX A, @DPTR ^[1]	E0	1	4	6
MOVX @Ri, A ^[1]	F2, F3	1	6	4
MOVX @DPTR, A ^[1]	F0	1	5	4.8
PUSH direct	C0	2	4	6
POP direct	D0	2	3	8
XCH A, Rn	C8~CF	1	2	6
XCH A, direct	C5	2	3	4
XCH A, @Ri	C6, C7	1	4	3
XCHD A, @Ri	D6, D7	1	5	2.4
CLR C	C3	1	1	12
CLR bit	C2	2	4	3
SETB C	D3	1	1	12
SETB bit	D2	2	4	3

表 30-1. 指令集

指令	OPCODE	字节	时钟周期	N76E003对比 传统80C51速率
CPL C	B3	1	1	12
CPL bit	B2	2	4	3
ANL C, bit	82	2	3	8
ANL C, /bit	B0	2	3	8
ORL C, bit	72	2	3	8
ORL C, /bit	A0	2	3	8
MOV C, bit	A2	2	3	4
MOV bit, C	92	2	4	6
ACALL addr11	11, 31, 51, 71, 91, B1, D1, F1 ^[2]	2	4	6
LCALL addr16	12	3	4	6
RET	22	1	5	4.8
RETI	32	1	5	4.8
AJMP addr11	01, 21, 41, 61, 81, A1, C1, E1 ^[3]	2	3	8
LJMP addr16	02	3	4	6
SJMP rel	80	2	3	8
JMP @A+DPTR	73	1	3	8
JZ rel	60	2	3	8
JNZ rel	70	2	3	8
JC rel	40	2	3	8
JNC rel	50	2	3	8
JB bit, rel	20	3	5	4.8
JNB bit, rel	30	3	5	4.8
JBC bit, rel	10	3	5	4.8
CJNE A, direct, rel	B5	3	5	4.8
CJNE A, #data, rel	B4	3	4	6
CJNE Rn, #data, rel	B8~BF	3	4	6
CJNE @Ri, #data, rel	B6, B7	3	6	4
DJNZ Rn, rel	D8~DF	2	4	6
DJNZ direct, rel	D5	3	5	4.8

[1] N76E003没有外部存储器总线结构。MOVX指令仅用于读写内部XRAM用。

[2] 11位地址[A10:A8]的最高三位决定ACALL hex 码。代码为[A10,A9,A8,1,0,0,0,1]。

[3] 11位地址[A10:A8]的最高三位决定AJMP hex 码。代码为 [A10,A9,A8,0,0,0,0,1]。

31. 电气特性

31.1 绝对最大额定值

参数	数值	单位
工作温度(T _A)	-40 to +105	°C
储存温度	-55 to +150	°C
VDD 管脚与GND 管脚之间压差	-0.3 to +6.3	V
其余管脚至 GND 管脚之间压差	-0.3 to (V _{DD} +0.3)	V

用户于使用中达到或超过“绝对最大额定值”中所列值有可能会造成芯片永久性损坏。本规格仅采用芯片在该条件内测试完成，如超过本规范部分不做保证。芯片长期处于绝对最大额定值条件下，可能会影响器件的可靠性。

31.2 D.C. 电气特性

表 31-1 D.C. 电气特性表

(V_{DD} - V_{SS} = 2.4 ~ 5.5 V, T_A = 25 °C)

符号	参数	条件	最小值	典型值	最大值	单位
电源电压						
V _{DD}	工作电压	F = 0 ~ 16 MHz	2.4	-	5.5	V
I/O						
V _{IL}	输入低电压 (I/O 为 TTL 输入模式)		V _{SS} -0.3	-	0.2V _{DD} -0.1	V
V _{IL1}	输入低电压 (I/O 为 施密特触发输入模式, \overline{RST} , 及 X _{IN})		V _{SS} -0.3	-	0.3V _{DD}	V
V _{IH}	输入高电压 (I/O 为 TTL 输入模式)		0.2V _{DD} +0.9	-	V _{DD} +0.3	V
V _{IH1}	输入高电压 (I/O 为施密特触发输入模式)		0.7V _{DD}	-	V _{DD} +0.3	V
V _{IH2}	输入高电压 (\overline{RST})		0.8V _{DD}	-	V _{DD} +0.3	V
V _{OL}	输出低电压 ^[1] (正常灌电流强度, 除输入模式外所有模式)	V _{DD} = 5.5 V, I _{OL} = 15 mA	-	-	0.4	V
		V _{DD} = 4.5 V, I _{OL} = 13 mA	-	-	0.4	
		V _{DD} = 3.0 V, I _{OL} = 9 mA	-	-	0.4	
		V _{DD} = 2.4 V, I _{OL} = 7 mA	-	-	0.4	

符号	参数	条件	最小值	典型值	最大值	单位
V _{OH}	输出高电压 (准双向模式)	V _{DD} = 5.5 V, I _{OH} = - 590 μA	2.4	-	-	V
		V _{DD} = 4.5 V, I _{OH} = - 380 μA	2.4	-	-	
		V _{DD} = 3.0 V, I _{OH} = - 100 μA	2.4	-	-	
		V _{DD} = 2.4 V, I _{OH} = - 40 μA	2.0	-	-	
V _{OH1}	输出高电压 (强推挽模式)	V _{DD} = 5.5 V, I _{OH} = - 20 mA	2.4	-	-	V
		V _{DD} = 4.5 V, I _{OH} = - 13 mA	2.4	-	-	
		V _{DD} = 3.0 V, I _{OH} = - 3.5 mA	2.4	-	-	
		V _{DD} = 2.4 V, I _{OH} = - 2 mA	2.0	-	-	
I _{IL}	逻辑0输入电流 (准双向模式)	V _{DD} = 5.5 V, V _{IN} = 0.4 V	-	-	-50	μA
I _{TL}	逻辑1至0转换电流 ^[2] (准双向模式)	V _{DD} = 5.5 V	--	-	-650	μA
I _{LI}	输入漏电流 (开漏模式或输入模式)		-	1	±10	μA
R _{RST}	RST 管脚内部上拉电阻		50	-	600	kΩ
Supply current						
I _{DD}	正常工作电流 ^[3]	HIRC	-	3.3	3.9	mA
		LIRC	-	170	240	μA
I _{IDL}	空闲模式工作电流	HIRC		2.2	2.6	mA
		LIRC	-	160	230	μA
I _{PD}	掉电模式工作电流 (BOD 关闭)	T _A = 25 °C	-	6	8	μA
		T _A = - 40 °C ~ +105 °C	-	20	40	μA

[1] 在稳态(非瞬态)条件下, I_{OL} 必须受到如下限制,

每个管脚最大 I_{OL} 值: 15 mA
所有管脚输出最大值 I_{OL}: 100 mA

[2] 在所有管脚准双向模式, 当外部输入由1至0转换的转换电流, 在 V_{IN} 接近2V时达到最大值

[3] 测量条件, MCU运行循环指令“SJMP \$” 所有管脚配置位准双向模式。

31.3 AC电气特性

表 31-2 I/O 斜率 A.C. 电气特性

PxSR.n 位数值	符号	参数	条件	最小值	典型值	最大值	单位
0	F _{OUT}	最大输出频率 ^[1]	V _{DD} = 5.0 V, C _L = 30 pF	-	34	-	MHz
			V _{DD} = 3.3 V, C _L = 30 pF	-	22.5	-	
			V _{DD} = 2.4 V, C _L = 30 pF	-	12.8	-	
	T _R	输出由0至1上升时间	V _{DD} = 5.0 V, C _L = 30 pF	-	9.7	-	ns
			V _{DD} = 3.3 V, C _L = 30 pF	-	12.5	-	
			V _{DD} = 2.4 V, C _L = 30 pF	-	16.4	-	
	T _F	输出由1至0下降时间	V _{DD} = 5.0 V, C _L = 30 pF	-	6.6	-	ns
			V _{DD} = 3.3 V, C _L = 30 pF	-	9.0	-	
			V _{DD} = 2.4 V, C _L = 30 pF	-	12.3	-	
1	F _{OUT}	最大输出频率 ^[1]	V _{DD} = 5.0 V, C _L = 30 pF	-	39	-	MHz
			V _{DD} = 3.3 V, C _L = 30 pF	-	27.5	-	
			V _{DD} = 2.4 V, C _L = 30 pF	-	17	-	
	T _R	输出由0至1上升时间	V _{DD} = 5.0 V, C _L = 30 pF	-	9.5	-	ns
			V _{DD} = 3.3 V, C _L = 30 pF	-	12.1	-	
			V _{DD} = 2.4 V, C _L = 30 pF	-	16	-	
	T _F	输出由1至0下降时间	V _{DD} = 5.0 V, C _L = 30 pF	-	4.7	-	ns
			V _{DD} = 3.3 V, C _L = 30 pF	-	6.2	-	
			V _{DD} = 2.4 V, C _L = 30 pF	-	8.3	-	

[1] 最大输出频率达成条件为 $(T_R + T_F) \leq 1/2 T$ 且周期为45%至55%之间，详见下图。




图 31-1. I/O A.C. 电气特性定义图

表 31-3 内部晶振 A.C. 电气特性

符号	参数	条件	频率误差	最小值	典型值	最大值	单位
F _{HIRC}	内部高速16 MHz 振荡频率(HIRC)	T _A = - 10°C ~ +70°C	±1 %	15.84	16	16.16	MHz
		T _A = - 40°C ~ +105°C	±2 %	15.68		16.32	
F _{LIRC}	内部低速 10 kHz 振荡频率(LIRC)	T _A = + 25 °C	±10 %	9	10	11	kHz
		T _A = - 40 °C ~ +105 °C [1]	±35 %	6.5		13.5	

[1] 该值为根据特性推算确认，非实际测试结果。

以下图标显示不同温度条件下LIRC的特性：




图 31-2 V_{DD} = 5.5 V 条件下LIRC 误差




图 31-3 V_{DD} = 2.4 V 条件下LIRC 误差

表 31-4 掉电唤醒电气特性

符号	参数	条件	最小值	典型值	最大值	单位
T _{PDWK}	掉电模式唤醒时间	HIRC	-	30	-	μs

表 31-5 外部复位脚电气特性

符号	参数	条件	最小值	典型值	最大值	单位
T _{RST}	RST 复位脚信号生效最短时间		-	24/F _{sys}	450	μs

31.4 模拟电路电气特性

表 31-6 POR 电气特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{POR}	上电复位电压		1.3	1.4	1.5	V
T _{PORRD}	上电复位释放时间		-	5.5	-	ms

表 31-7 BOD 电气特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{BOD0}	欠压侦测阈值 4.4V	BOV[1:0] = [0,0]	4.25	4.4	4.55	V
V _{BOD1}	欠压侦测阈值 3.7V	BOV[1:0] = [0,1]	3.55	3.7	3.85	V
V _{BOD2}	欠压侦测阈值 2.7V	BOV[1:0] = [1,0]	2.60	2.7	2.80	V
V _{BOD3}	欠压侦测阈值 2.2V	BOV[1:0] = [1,1]	2.10	2.2	2.30	V
V _{BODHYS}	欠压迟滞	仅当 LPBOD[1:0] = [0,0]	-	50	200	mV
I _{BOD}	欠压静态电流	V _{DD} = 5V, LPBOD[1:0] = [0,0]	-	147	184	μA
		V _{DD} = 5V, LPBOD[1:0] = [0,1]	-	19	24	
		V _{DD} = 5V, LPBOD[1:0] = [1,0]	-	5	7	
		V _{DD} = 5V, LPBOD[1:0] = [1,1]	-	3	4	
T _{BOD}	欠压侦测脉宽		详见表 24-1 BOF 复位值			-
T _{BODEN}	欠压检测使能时间		2	-	3	1/F _{LIRC}

表 31-8 带隙电压 (Band-gap) 电气特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{BG}	带隙电压	TA = + 25 °C (4%)	1.17	1.22	1.27	V
		TA = +10 °C ~ +85 °C ^[1]	1.14		1.3	
T _{BGEN}	带隙电压使能时间		1	-	2	1/F _{LIRC}

[1] 该值为根据特性推算确认，非实际测试结果。

表 31-9 ADC 电气特性

符号	参数	条件	最小值	典型值	最大值	单位
----	----	----	-----	-----	-----	----

符号	参数	条件	最小值	典型值	最大值	单位
V _{AVDD}	ADC 工作电压		2.7	-	5.5	V
I _{AVDD}	ADC 工作电流	V _{AVDD} = 5V	-	300	-	μA
V _{AIN}	模拟信号输入电压		0	-	V _{AVDD}	V
N _R	分辨率		12			bit
DNL	微分非线性误差		-	4	-	LSB
INL	积分非线性误差		-	±3	-	LSB
OE	偏移误差		-	±2	-	LSB
TUE	满量程误差		-	8	-	LSB
-	一致性		保证			-
F _C	转换率		500			ksps
F _s	采样率 ^[1]		380 ^[1]			ksps
T _{ADCEN}	ADC 使能时间			15		μs
C _{IN}	ADC 输入等效电容			3.6		pF

[1] 改值基于程序查询标志位方式计算得出，若采用中断方式需要增加进入及退出中断时间则约采样率为 290 ksps.

31.5 ESD 电气特性

表 31-10 ESD 特性

符号	模式	条件	封装	最大值	单位
V _{ESD}	静电放电 (人体放电模式 HBM)	TA = + 25 °C	TSSOP 20 QFN 20	7000	V
	静电放电 (机器放电模式 MM)			400	V
	静电放电 (元件充电模式 CDM)			1000	V

31.6 EFT 电气特性

表 31-11 EFT 特性

符号	条件		封装	通过值	单位
	F _{sys}	BOD			
	HIRC	关闭 / 打开	TSSOP 20 QFN 20	± 4400	V

31.7 Flash 内存 DC 电气特性

表 31-12 Flash DC 电气特性

2016年11月11日

第 249 页 总254页

版本. V1.00

符号	参数	最小值	典型值	最大值	单位	条件
V _{F_{FLA}}	供电电压	1.62	1.8	1.98	V	
N _{ENDUR}	读写测试	100,000	-	-	cycle	
T _{RET}	数据保存时间	-	10	--	year	TA = + 25 °C
T _{ERASE}	页擦除时间	-	5	-	ms	1 页
T _{PROG}	字节写入时间	-	10	-	us	1 字节
I _{DD1}	单元读取耗电流	-	4	-	mA	
I _{DD2}	单元写入耗电流	-	4	-	mA	
I _{DD3}	页擦除耗电流	-	2	-	mA	

32. 封装信息

32.1 20脚 TSSOP 4.4X6.5mm




图 32-1. TSSOP-20 封装信息

32.2 20脚 QFN 3.0X3.0mm




图 32-2. QFN-20 封装信息

33. 版本信息

版本	日期	描述
V1.00	2016/11/11	初版发布

Important Notice

Nuvoton Products are neither intended nor warranted for usage in systems or equipment, any malfunction or failure of which may cause loss of human life, bodily injury or severe property damage. Such applications are deemed, "Insecure Usage".

Insecure usage includes, but is not limited to: equipment for surgical implementation, atomic energy control instruments, airplane or spaceship instruments, the control or operation of dynamic, brake or safety systems designed for vehicular use, traffic signal instruments, all types of safety devices, and other applications intended to support or sustain life.

All Insecure Usage shall be made at customer's risk, and in the event that third parties lay claims to Nuvoton as a result of customer's Insecure Usage, customer shall indemnify the damages and liabilities thus incurred by Nuvoton.

*Please note that all data and specifications are subject to change without notice.
All the trademarks of products and companies mentioned in this datasheet belong to their respective owners.*