


工程资料--设计指导

MPS同步整流Layout注意事项--MP6902/MP6901



R4可以取值0欧姆，如果取值不为零，需并联二极管



R3电阻有两个作用：1. 在MOS导通时，VD电压低于PGND，是一个负压，所以R3有保护VD的作用；2. VD和VSS一起组成检测回路，所以R3有对信号滤波或者延迟的作用；综合以上两点，一般取值可以放在200到300欧姆

MOS的Rds-on选择， $R_{ds-on} = 70 / (2 * I_{out}) \text{ mohm}$

$t_{LL} = \frac{R5(k\Omega) \cdot 2.2\mu s}{100k\Omega}$ 左式用于设定轻载休眠功能，C5=1nf用于退耦，R5设定进入休眠状态的负载点，取值30K到300K，值越大，越容易进入休眠状态

1. 芯片**必须**放在主输出功率环路之外；
2. 芯片引脚**VSS**和**PGND**尽量直接在芯片底部以最短距离相连；
3. 芯片尽量靠近MOS，减小检测环路，如因PCB尺寸原因，走线很长，**VSS**和**VD**尽量**差分走线**，保持平行，两根线直接连在MOS漏源极，**警惕**直接连接在输出大电容上面
4. 注意**VG**比较敏感，走线保持**短而干净**；
5. **VDD**供电电容靠近IC；
6. IC**远离**系统地，不要习惯性的覆铜把SR芯片包住，系统地很容易把噪声耦合进检测回路造成误触发；
7. 同步整流芯片通过检测MOS漏源极电压来打开和关断MOS，开启电压 $V_{ds} = -70mV$ ，关断电压 $V_{ds} = -30mV +$ 走线和MOS引脚寄生电感产生的超前相位电压，通过同步整流不工作，主输出电流经体二极管导通导致效率低；

Layout Example: $R_d = 200 \sim 300 \Omega$




TEL:13510732379


QQ: 384745772 刘洋

工程资料--设计指导

TYPICAL APPLICATION




TOP VIEW




注：MP6901和MP6902 Lyout注意事项一样，因都是实时检测MOS上的电流，所以无论是工作在CCM,DCM,QR都非常安全；其主要功能区别是MP6902静态功耗是200多uA，MP6901约2~3mA，在49W以下应用中，特别是要满足欧盟COC-T2阶段75毫瓦的要求下，MP6902可以轻松实现；MP6901对实现美规六级100mW以下空载功耗还是比较容易实现。

MOS若想放正端，且VDD电压低于IC供电，可用自举LDO来实现供电（适用于6V以下输出，绕组电压+输出电压之和做线性稳压）

SR原理




- t1: Detects Vds over -70mV, turn on the gate driver after the turn on delay
- t1-t2: To avoid error trigger caused by turn on ringing, Minimum on time added.
- t2-t3: Vds still below -70mV, gate driver keeps at its maximum.
- t3-t4: Vds has increased to above -70mV, gate driver begins to regulate Vds to be around -70mV.
- t4-t5: Vds touches turn off threshold, gate driver is turned off after the turn off delay
- t5-t6: 200ns Turn Off Blanking Time




TEL:13510732379

QQ: 384745772 刘洋


工程资料--设计指导



此空载驱动脉宽时间小于TII即关断SR, 通过体二极管或并联肖特基续流, 达到休眠功能



省掉辅助绕组: 条件Vdd:4.2V~35V





VSS VD检测回路 (差分) VDD供电

1.R1取值建议30K~500K,取大越大, MP6907进入轻载休眠越容易,但是进入轻载是检测LL上的电流,当取值过大会导致LL引脚电流变小,此时会变得比较敏感,进入轻载睡眠的条件, $T_{sr_on} < T_{II}$ (见规格书公式), 次级 T_{sr_on} 变小也就是次级占空比 D_{smax} 减小, 根据次级伏秒平衡即 V_{or} 要变大, 即变压器匝比变大; 2.LL引脚建议单点接Vss, 防止耦合进PGND的杂讯干扰LL电流判断; 3.若Lyout干净, 建议去掉此处1nF电容或者进行适当的RC匹配调节轻载功耗 (作用: 1.滤杂波; 2.电容会拉电流, LL电流变大更难进入睡眠);

SR Vgs为什么会弯曲? 考虑到SR在CCM的安全性 (为延迟导通和提前关断留安全时间), MPS SR会让MOS工作在线性区 (即微导通状态, 维持在70mV左右电压), 此时次级电流下降, 为保证70mV的压降不变, 此时Vgs会变小, 通过增加导通内阻来维持 $V_{sd} = I_{sd} * R_{ds}$ 不变


MP6907主要改动: VDD工作电压低至4.2V, 在保证VDD工作电压在4.2V~35V之间可以省去辅助绕组 (负端整流), 待机功耗低至150uA(睡眠), 支持CCM,DCM,QR



TEL:13510732379


QQ: 384745772 刘洋

工程资料--设计指导




若测试次级MOS Vgs遇到如上波形，请在初级串一个可承受功率的电阻，阻值在几十欧姆至100欧姆之间，将初级漏感振铃打散即可解决（或者用慢管），防止初级振铃通过变压器结电容耦合到次级引起提前关断

此波形是Layout引起，需要改善，很明显Vg耦合进了噪声，另跟次级MOS结电容也有关，Layout改善请参考上述Layout建议，另增加VD电阻有可能解决（滤波），最大建议小于3K，太大了检测延时太长有可能造成初次级同时导通（炸机），无法改PCBLayout换其他品牌MOS作对比也可能会改善




此波形可表明选择的SR MOS阻值太小，会引起效率低下，MOS的损耗可分为驱动损耗，开关损耗和导通损耗，由于MOS的阻值和Qg（栅极电荷）的大小刚好成反比例关系，过小的阻值会引起过大的驱动损耗（Qg是一个mos管从关断状态到饱和和导通状态注入的总电荷数，越大说明打开或关断的时间延迟越长，效率就越低 $P_{driver} = Q_g * V_{gs} * F_{sw}$ ），导通损耗由标称条件下MOS内阻值决定，开关损耗由频率决定，所以SR对MOS选择需要折中，依据第一页给到的经验公式

下图1~6均为正常驱动



漏感太大引驱动震荡，效率低，CCM初次级可能共通导致炸机



TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

The Stress of SR MOSFET

次级MOS电压应力的测试及改善方法:

$V_{in}=264V_{ac}$, 稳态输出, 反复满载开关机测试, 短路测试, 动态响应测试, 看MOS应力是否超出MOS额定 B_{vdss} , 若超出, 有如下改善方法:

- 1: 初级MOS驱动电阻加大, 减缓初级MOS开通速度;
- 2: 变压器匝比拉大 (V_{in}/n), 匝比减小 (次级梯形电流高度降低, I_f 下降, 次级占空比变大);

3: 初级感量减小, 让电源趋向于临界模式;

4: SR电阻减小, 驱动电阻减小;


5: 减小次级漏感 (耦合系数), RC吸收加大;

6: 初次级圈数等比例减小;

7: 次级MOS漏极串磁珠;

8: 换更高耐压MOS或者换不同品牌 (SR同步关断, 次级漏感和MOS C_{oss} 及变压器等的寄生电容产生振荡)


次级漏感尖峰, CCM模式下, 由于MOS管内部体二极管反向恢复及寄生参数造成



12V10A(MP6901) Adapter: 264Vac高压满载改善后满足**100V MOS**应力并留有较大裕量, 包括开关机等严格测试 (此输出规格满足COCV5-T2和DOE6, SR控制器放低端, 采用输出供电)



Max:99.2V



Max:99.2V
TEL:13510732379



改善后: Max:78.8V

QQ: 384745772 刘洋


工程资料--设计指导

Method for measuring MOSFET Vds

示波器探头的连接方法

使用示波器高压探头，利用探头适配器进行测量：


- 1.记得对探头进行补偿（示波器探头一般会有个电容补偿旋钮，否则会产生正负30V误差（高压侧））；
- 2.接地环路导致不正确的Vds测量，尖峰电压会增大5~10V；
- 3.直接将示波器探头适配器接头直接焊接到MOSFET的漏源极，以测漏源极电压；



示波器探头适配器

输出SR缓冲电路的设计

对于大多数的充电器设计，电容初始值470pF和电阻22Ω已足够，这些值根据漏源极振铃来调整



VDS振铃 - 无RC缓冲电路

SR-FET的RC缓冲电路

- 当初级侧的MOSFET开通时，SR-FET两端会发生很严重的电压振荡

▶ SR-FET (以及并联的二极管，如果使用的话) 的电容会与次级绕组的漏感产生振荡

- RC缓冲电路用于对此振荡进行衰减

$$f_{RING} = \frac{1}{2 \times \pi \times \sqrt{L_{SLKG} \times C_P}}$$

f_{RING} = 没有RC缓冲器时的振荡频率

L_{SLKG} = 次级漏感


C_P = 等效寄生电容 (SR-FET/整流二极管的电容)

- RC缓冲电路元件


▶ 电容数值(C): 高于 C_P 数值的3倍

▶ 电阻数值(R): $R = \sqrt{\frac{L_{SLKG}}{C_P + C}}$

▶ 电阻功耗: $P_R = C \times V_{IV}^2 \times f_{SWITCHING}$



无RC缓冲电路



有RC缓冲电路


TEL:13510732379

QQ: 384745772 刘洋


工程资料--设计指导

待机功耗 (SOT23-6 VS SOP-8)

TYPICAL APPLICATION



TYPICAL APPLICATION



VS

欧规 COC V5 Tier2 对49W以下电源提出了严格待机功耗要求 $<75\text{mW}$ ，美规 Doe6 要求待机功耗 $<100\text{mW}$ ，做低待机功耗的芯片，对6Pin芯片要求极高，6Pin做75mW待机存在非常大的隐患，同时对芯片的一致性要求也比较高，6Pin为了实现低待机功耗，一般都没有高压启动线路，而且通常做1~2uA超低启动电流，启动电阻就会用大，但又要保证电源快速启动（通常3S内），就必须把芯片供电Vcc电解容量选择小的以快速达到芯片启动电压（Vcc电压建立时间常数 $\tau = RC$ ），如常用2.2uF~10uF，此时麻烦就出来了，在芯片Vcc的电压达到启动电压（如15V），而辅助绕组供电又没有供上这个期间，VS驱动芯片MOS的能量和IC工作需要的能量全部靠这个2.2uF~10uF的电容，MOS的Ciss（Qg越多）越大，需要的能量就越多，像15W-49W,初级侧高压MOS的不一样，意味着打开MOS需要的能不一样，Vcc电容能量如果不够，启动电压就直接掉到UVLO保护，这样就会导致启动不了或做保护测试的时候甚至使用一段时间（寿命，低温导致电解容量减小）出现无法开机的状况，这样可能1年不到或者低温下出现无法启动的状况，所以对于低待机功耗小6Pin治标不治本。而且这种2uA启动电流的芯片，加上芯片内部的漏电流，如果芯片的工艺误差比较大，不良率会非常高。

大8Pin就很好弥补了小6Pin的不足，新的六级产品一般高压启动都是从交流侧（注意时序，检测几组正弦信号）取电，空载直接用X电容供电，此处满足安规的情况下省掉了X电容放电电阻（20~30毫瓦），很容易实现低待机功耗，同时还包含抖频等功能（提高全负载段平均效率）

缺点(包括): 一般轻载都会带BUST MODE，会导致空载脉冲串的频率在2~4KHz,人耳较容易感触到，当然，还有一些芯片带QUIET MODE，会将此频率降低至800Hz甚至以下，此时由于背景噪声的存在，人耳很难感触到异音

TEL:13510732379


QQ: 384745772 刘洋

工程资料--设计指导

降低待机功耗策略

1. 损耗分类：与开关工作无关的损耗（无功电流造成的损耗，启动损耗）；与开关工作有关的损耗（嵌位电路损耗，供电绕组电容损耗，变压器分布电容引起的损耗，MOSFET 电容引起的损耗，控制部分的损耗）

输入部分的损耗



空载时需要传递的功率


$$P_{\text{空载}} = P_{\text{损耗}} \div \eta = \frac{1}{2} Li^2 f$$

尽量降低空载时电路的消耗是问题的本质

此时效率很低

电源IC要有降频功能才能降低待机功耗

嵌位电路的损耗




TEL:13510732379


QQ: 384745772 刘洋

工程资料--设计指导


降低待机功耗策略



RCD嵌位能量损耗掉




TVS嵌位，电压保持无损耗




高频电容对降低损耗有利

IC消耗的电流是一定的，在保证不触发欠压保护的前提下尽量降低供电电压



此处电压达到反射电压后能量才开始送到次级

尽量让每次开关的能量送到次级




由于待机时有效工作频率很低，并且一般限流点很小，磁通变化小，磁心损耗很小，对待机影响不大，但绕组的影响不可忽略，层间加胶布可减少分布电容



变压器分布电容贡献了主要部分


工程资料--设计指导

降低待机功耗策略




肖特基电容比较大，和C34一起反射到初级起到分布电容的作用。
R41消耗能量 CV^2 ，输出电压高时这部分能量很大

在满足EMI的要求下尽量降低C34的值




存在驱动损耗、导通损耗和开关损耗，主要为驱动损耗
选用低栅荷的MOSFET

输出嵌位电路损耗



输出反馈部分的损耗



TEL:13510732379

QQ: 384745772 刘洋


工程资料--设计指导

电源异音

1. 变压器噪声（相对运动：磁芯之间吸引力致位移，使得其间材料受力；碰撞：如果磁芯之间的面相互接触，则它们在对励磁磁通做出相应时发生位移，产生撞击或刮蹭；线圈运动：洛伦兹力使线圈移动；）


2. 音频噪声源（电容噪声：所有介质材料在电场应力下发生形变；介质压电效应：通常是产生噪声的主要来源；陶瓷电容含有高比例钛酸钡：非线性介质材料，在正常温度下也会产生压电效应；

2. 降低电容噪声（通常表面贴装电容会产生音频噪声：PCB板当共振体，用引线焊接的插件电容却很少产生噪声；对于表面贴装电容，电容在电路板上的位置会影响噪声的产生：放置PCB板边缘的电容产生的音频噪声很小；电路板厚度也有很大影响：较薄的噪声更小；



■ 浸漆变压器与未浸漆变压器之间的比较

► 浸漆变压器可降低音频噪声




未浸漆

浸漆

■ 电解电容与陶瓷电容之间的比较，用作C5（偏置绕组滤波电容）

► 电解电容可降低音频噪声



陶瓷

电解

防止ESD测试导致电源损坏


■ 电路板上进行开槽设计；必要时，可放置塑料材质的屏蔽绝缘片

► 放置屏蔽绝缘片的目的是使放电电弧仅在放电针处发生


■ 放电针间隙

► 建议：6.8 mm

中国5000米海拔要求



避免在此区域放置元件或进行布线；否则在ESD测试时容易与漏极节点产生拉弧放电




TEL:13510732379

QQ: 384745772 刘洋


工程资料--设计指导

电源异音

- 陶瓷电容与聚丙烯电容之间的比较, 用作C1 (箝位电容)
 - ▶ 聚丙烯介质电容通常音频噪声更低




陶瓷




聚丙烯

- 浸漆差模电感与未浸漆差模电感之间的比较
 - ▶ 有些电感厂商可能未对电感进行浸漆处理...请注意!!




未浸漆




浸漆

- 带阻燃涂漆的TDK RF电感与未浸漆的鼓状磁芯差模电感之间的比较
 - ▶ 与浸漆的鼓状磁芯相比, TDK涂漆RF电感可降低噪声




鼓状磁芯



涂层磁芯

为降低音频噪声, 变压器生产时要浸漆, 设计时可以使其工作在较低的磁通密度, 还可以使用粘胶填充所有三个柱上的缝隙, 从而降低噪声



Transformer Cross Section


PL203-10088

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

BUCK TOPOLOGY:



放一个bulk电容: 1~4.7µF, 主要吸收基波

放一个高频瓷片电容, 典型值100nF, 滤除谐波, 可防止输入电压过冲和跌落, LYOUT应该最大限度靠近Vin


BUCK自举电容, BUCK下管先导通, 对BST电容充电, 此电容相当于电池, 利用电容电压不能突变, 此时BST电容有足够电压灌进驱动来打开MOS, 上管就导通

外部RC补偿, 不同的芯片不一样, 也含有内部的, 若输出有大小波或者纹波比较大可在FB反馈电阻上并皮法级电容

续流肖特基, 此同步BUCK下管并联肖特基是为了把热倒至肖特基上, 分掉IC的热能, 不至于长期满载进入OTP

FB内部是高阻抗误差放大器, 红框内电流非常小, 比较敏感, 下反馈电阻一定注意靠近FB引脚, LYOUT一般建议两个反馈电阻靠近FB, 同时FB反馈线和电感分别放在不同的板层, 防止电感影响FB

注意电路布局顺序: Vin->Cin->IC->L-Cout->Vout




TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

BUCK EMI对策:

BST串电阻可减缓上管开通速度，利于EMI





换不同材质和感量的电感试一下

单π滤波，高频磁珠Bead挑选频率峰值落在100~200Mhz之间的，峰值阻抗越大效果越好，当然此处可以换成镍芯高频共模电感

SW开关节点面积在能满足系统带载能力的情况下应当尽量小，此处带来的辐射影响比较明显

开关管加RC吸收



- High Side Switch ON - Current flow loop
- Low Side Switch ON - Current flow loop
- Loop area with high di/dt current


红色区域输入环路要做到最小环，电容尽可能靠近Vin，这个环路PCB引线引起的DI/DT高频讯号对EMI影响非常大，输出环路储能电感是天然的EMI滤波器，所以BUCK在非必要情况下输出一般是不需要外加共模滤波电感，另外还有一点值得注意，BOOST升压电路上述所有特性刚好跟BUCK相反，输出最小环在右半面，EMI滤波器放输出端

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导


BUCK 自举升压驱动原理




1. BUCK下管必须先导通，给自举电容（等效电池，必须时常充电，只适合高低侧开关交替导通场合）充电，2. 下管关断，由于自举电容给驱动模块DRIVE HI供电导通，此时LOAD电压为12V，驱动电压=12V+V_{bst}(L类似电池串联)

P型管（无需自举电容）实现100%导通 使用PMOS作为高侧开关管

- T2换成PMOS以后，源极的电压是恒定的20V。
- 栅极电压VG2为20V时，T2断开；VG2小于20V足够多时，T2导通。
- 增加T1构成的反相器电路，可让VG1信号TTL电平即可，不必达到20V。



无需自举电容即可实现开关



源极电位固定，P管改变驱动电压就可以开关，若为N管源极电位就是变化的，


无TTL电平 P管（PNP）

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

BOOST EMI



1. Cin->L1->LX->IC走线面积尽量粗短，减少寄生电感产生的DI/DT

2. 电感L1->LX->IC走线面积尽量小，减少寄生电感产生的DI/DT

3. 注意输出电容靠近IC Vout,BOOST输出环路要最小，减少EMI，此特性跟BUCK刚好相反


4. BOOST的EMI滤波器放输出端，靠近输出USB等，防止滤波后其他杂讯辐射EMI

5. FB反馈电阻靠近IC且走线干净，避免被电感或其他动点影响

6. BOOST最大输入
 $I_{peak} = (P_o / \eta / V_{in_min}) * 1.2$, 如一些芯片选型要留余量可满足 $1.4 \sim 1.5 * I_{peak}$

有些BUCK或者其他IC会有一个VDD供电PIN，注意放一个去耦/供电电容一定要靠近IC，这个参考供电一般为IC内部逻辑电路、MOS驱动、误差放大器供电，所以这里不干净容易导致大小波或其他异常

CHANGE IN LOOP AREA IS SMALL SO CHANGE IN FLUX IS SMALL, SO GROUND BOUNCE IS ALSO SMALL.



源极电位固定，P管改变驱动电压就可以开关，若为N管源极电位就是变化的，

无TTL电平 P管 (PNP)


TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

实验室电流探头的使用及开关机波形的抓拍

一：面板参数的设置



按下CH2，在如图第一页将探头比例设为100X，
阻抗匹配设为1M Ω，电流比例先旋鈕至1A/DIV(格)

TEL:13510732379

QQ: 384745172

刘洋

工程资料--设计指导

实验室电流探头的使用及开关机波形的抓拍

二：面板参数的设置




按下CH2，在如图第二页将电流单位设置为A，当然电流探头（匹配线）要插在79号通道上

工程资料--设计指导

实验室电流探头的使用及开关机波形的抓拍

三：探头的设置



探头接上外置电源，电流档打至150A，使用前注意将探头锁紧消磁复位（免得电流测量不准）

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

实验室电流探头的使用及开关机波形的抓拍

四：开关机波形的抓拍



时间初次可设置为20uS/Div，上面所示波形为500uS/Div时的开机波形（黄色为SW波形，紫红色为电流波形）

三：按下Normal，选择正常触发模式，然后选择Single单触发模式，即可开关机实验

二：将Level线调节至该波形可能出现的最大值处

一：按下Setup，选择要触发的通道（CH1/CH2）

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈:

借鉴下MPS的这个HFC0500GS+MP6901GJ图纸做个说明。分析里面的电路参数设计与优化并做到认证至量产。在所有的元器件中尽量选择公司仓库里面的元件，和量大的元件，方便后续降成本拿价格。

贴片电阻采用0603的5%，0805的5%，1%，贴片电容容值越大价格越高，设计时需考虑。

1、输入端，FUSE选择需要考虑到I²T参数。保险丝的分类，快断，慢断，电流，电压值，保险丝的认证是否齐全。保险丝前的安规距离2.5mm以上。设计时尽量放到3mm以上。需考虑打雷击时，保险丝I²T是否有余量，会不会打挂掉。

2、这个图中可以增加个压敏电阻，一般采用14D471,也有采用561的，直径越大抗浪涌电流越大，也有增强版的10S471,14S471等，一般14D471打1KV,2KV雷击够用了，增加雷击电压就要换成MOV+GDT了。有必要时，压敏电阻外面包个热缩套管。

3、NTC，这个图中可以增加个NTC,有的客户有限制冷启动浪涌电流不超过60A,30A，NTC的另一个目的还可以在雷击时扛部分电压，减下MOSFET的压力。选型时注意NTC的电压，电流，温度等参数。

4、共模电感，传导与辐射很重要的一个滤波元件，共模电感有环形的高导材料5K,7K,0K,12K,15K，常用绕法有分槽绕，并绕，蝶形绕法等，还有UU型，分4个槽的ET型。这个如果能共用老机种的最好，成本考虑，传导辐射测试完成后才能定型。

5、X电容的选择，这个需要与共模电感配合测试传导与辐射才能定容值，一般为功率越大X电容越大。

6、如果做认证时有输入L,N的放电时间要求，需要在X电容下放2并2串电阻给电容放电。

7、桥堆的选择一般需要考虑桥堆能过得浪涌电流，耐压和散热，防止雷击时挂掉。

8、VCC的启动电阻，注意启动电阻的功耗，主要是耐压值，1206的一般耐压200V,0805一般耐压150V，能多留余量比较好。

9、输入滤波电解电容，一般看成本的考虑，输出保持时间的10mS，按照电解电容容值的最小情况80%容值设计，不同厂家和不同的设计经验有点出入，有一点要注意普通的电解电容和扛雷击的电解电容，电解电容的纹波电流关系到电容寿命，这个看品牌和具体的系列了。

10、输入电解电容上有并联一个小瓷片电容，这个平时体现不出来用处，在做传导抗扰度时有效果。

11、RCD吸收部分，R的取值对应MOSFET上的尖峰电压值，如果采用贴片电阻需注意电压降额与功耗。C一般取102/103 1KV的高压瓷片，整改辐射时也有可能改为薄膜电容效果好。D一般用FR107,FR207，整改辐射时也有改为1N4007的情况或者其他的慢管，或者在D上套磁珠（K5A,K5C等材质）。小功率电源，RC可以采用TVS管替代，如P6KE160等。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈:

- 12、MOSFET的选择，起机和短路情况需要注意SOA。高温时的电流降额，低温时的电压降额。一般600V 2-12A足够用与100W以内的反激，根据成本来权衡选型。整改辐射时很多方法没有效果的时候，换个MOSFET就过了的情况经常有。
- 13、MOSFET的驱动电阻一般采用10R+20R，阻值大小对应开关速度，效率，温升。这个参数需要整改辐射时调整。
- 14、MOSFET的GATE到SOURCE端需要增加一个10K-100K的电阻放电。
- 15、MOSFET的SOURCE到GND之间有个Isense电阻，功率尽量选大，尽量采用绕线无感电阻。功率小，或者有感电阻短路时有遇到过炸机现象。
- 16、Isense电阻到IC的Isense增加1个RC，取值1K,331，调试时可能有作用，如果采用这个TEA1832电路为参考，增加一个C并联到GND。
- 17、不同的IC外围引脚参考设计手册即可，根据自己的经验在IC引脚处放滤波电容。
- 18、更改前：变压器的设计，反激变压器设计论坛里面讨论很多，不多说。还是考虑成本，尽量不在变压器里面加屏蔽层，顶多在变压器外面加个十字屏蔽。变压器一定要验算delta B值， $\Delta B = L \cdot I_{pk} / (N \cdot A_e)$ ，L(uH),Ipk (A),N为初级匝数 (T),Ae (mm²) 有兴趣验证这个公式可以在最低电压输入，输出负载不断增加，看到变压器饱和波形，饱和时计算结果应该是500mT左右。变压器的VCC辅助绕组尽量用2根以上的线并绕，之前很大批量时有碰到过有几个辅助绕组轻载电压不够或者重载时VCC过压的情况，2跟以上的VCC辅助绕线能尽量耦合更好解决电压差异大这个问题。
- 18、更改后：变压器的设计，反激变压器设计论坛里面讨论很多，不多说。还是考虑成本，尽量不在变压器里面加屏蔽层，顶多在变压器外面加个十字屏蔽。变压器一定要验算delta B值，防止高温时磁芯饱和。 $\Delta B = L \cdot I_{pk} / (N \cdot A_e)$ ，L(uH),Ipk (A),N为初级匝数 (T),Ae (mm²)。（参考TDG公司的磁芯特性（100℃）饱和磁通密度390mT，剩磁55mT，所以ΔB值一般取330mT以内，出现异常情况不饱和，一般取值小于300mT以内。我之前做反激变压器取值都是小于0.3的）附，学习zhangyiping的经验（所以一般的磁通密度选择1500高斯，变压器小的可以选大一些，变压器大的要选小一些，频率高的减小频率低的可以大一些吧。）
- 变压器的VCC辅助绕组尽量用2根以上的线并绕，之前很大批量时有碰到过有几个辅助绕组轻载电压不够或者重载时VCC过压的情况，2跟以上的VCC辅助绕线能尽量耦合更好解决电压差异大这个问题。
- 附注：有兴趣验证这个公式的话，可以在最低电压输入，输出负载不断增加，看到变压器饱和波形，饱和时计算结果应该是500mT左右（25℃时，饱和磁通密度510mT）。
- 借鉴TDG的磁芯基本特征图。
- 19、输出二极管效率要求高时，可以采用超低压降的肖特基二极管，成本要求高时可以用超快恢复二极管。
- 20、输出二极管并联的RC用于抑制电压尖峰，同时也对辐射有抑制。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈:

- 21、光耦与431的配合，光耦的二极管两端可以增加一个1K-3K左右的电阻，Vout串联到光耦的电阻取值一般在100欧姆-1K之间。431上的C与RC用于调整环路稳定，动态响应等。
 - 22、Vout的检测电阻需要有1mA左右的电流，电流太小输出误差大，电流太大，影响待机功耗。
 - 23、输出电容选择，输出电容的纹波电流大约等于输出电流，在选择电容时纹波电流放大1.2倍以上考虑。24、2个输出电容之间可以增加一个小电感，有助于抑制辐射干扰，有了小电感后，第一个输出电容的纹波电流就会比第二个输出电容的纹波电流大很多，所以很多电路里面第一个电容容量大，第二个电容容量较小。
 - 25、输出Vout端可以增加一个共模电感与104电容并联，有助于传导与辐射，还能降低纹波峰峰值。
 - 26、需要做恒流的情况可以采用专业芯片，AP4310或者TSM103等类似芯片做，用431+358都行，注意VCC的电压范围，环路调节也差不多。
 - 27、有多路输出负载情况的话，电源的主反馈电路一定要有固定输出，或者假负载，否则会因为耦合，burst模式等问题导致其他路输出电压不稳定。28、初级次级的大地之间有接个Y电容，一般容量小于或等于222，则漏电流小于0.25mA，不同的产品认证对漏电流是有要求的，需注意。
- 算下来这么多，电子元器件基本能定型了，整个初略的BOM可以评审并参考报价了。BOM中元器件可以多放几个品牌方便核成本。如客户有特殊要求，可以在电路里面增加功能电路实现。如不能实现，寻找新的IC来完成，相等功率和频率下，IC的更改对外围器件影响不大。如客户温度范围的要求比较高，对应元器件的选项需要参考元器件使用温度和降额使用。
- 原理图定型后就可以开始画PCB了。**

- 1、PCB对应的SCH网络要对应，方便后续更新，花不了多少时间的。
- 2、PCB的元器件封装，标准库里面的按实际情况需要更改，贴片元件焊盘加大；插件元件的孔径比元件管脚大0.3mm，焊盘直径大于孔0.8mm以上，焊盘大些方便焊接，元器件过波峰焊也容易上锡，PCB厂家做起来也不容易破孔。还有很多细节的东西多了解些对生产是很大的功劳啊。
- 3、安规的要求在PCB上的体现，保险丝的安规输入到输出距离3mm以上，保险丝带型号需要印在PCB上。PCB的板材也有不同的安规要求，对应需要做的认证与供应商沟通能否满足要求。相应的认证编号需印到PCB上。初级到次级的距离8mm以上，Y电容注意选择Y1还是Y2的，跨距也要求8mm以上，变压器的初级与次级，用挡墙或者次级用三层绝缘线飞线等方法做爬电距离。
- 4、桥堆前L,N走线距离2.5mm以上，桥堆后高压+，-距离2.5mm以上。走线为大电流回路先走，面积越小越好。信号线远离大电流走线，避免干扰，IC信号检测部分的滤波电容靠近IC，信号地与功率地分开走，星形接地，或者单点接地，最后汇总到大电容的“-”引脚，避免调试时信号受干扰，或者抗扰度出状况。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈：

- 5、IC方向，贴片元器件的方向，尽量放到整排整列，方便过波峰焊上锡，提高产线效率，避免阴影效应，连锡，虚焊等问题出现。
- 6、打AI的元器件需要根据相应的规则放置元器件，之前看过一个日本的PCB，焊盘做成水滴状，AI元件的引脚刚好在水滴状的焊盘上，很漂亮。
- 7、PCB上的走线对辐射影响比较大，可以参考相关书籍。还有1种情况，PCB当单面板布线，弄完后，在顶层敷整块铜皮接大电容地，抑制传导和辐射很有效果。
- 8、布线时，还需要考虑雷击，ESD时或其他干扰的电流路径，会不会影响IC。
PCB与元器件回来就可以开始制样做功能调试了。
- 1、万用表先测试主电流回路上的二极管，MOSFET，有没有短路，有没有装反，变压器的感量与漏感是否都有测试，变压器同名端有没有绕错。
- 2、开始上电，我的习惯是先上100V的低压，PWM没有输出。用示波器看VCC，PWM脚，VCC上升到启动电压，PWM没有输出。检查各引脚的保护功能是否被触发，或者参数不对。找不到问题，查看IC的上电时序图，或者IC的datasheet里面IC启动的条件。示波器使用时需注意，3芯插头的地线要拔掉，不拔掉的话最好采用隔离探头挂波形，要不怎么炸机的都不知道。用2个以上的探头时，2根探头的COM端接同1个点，避免影响电路，或者夹错位置烧东西。
- 3、IC启动问题解决了，PWM有输出，发现启动时变压器啸叫。挂MOSFET的电流波形，或者看Isense脚底波形是否是三角波，有可能是饱和波形，有可能是方波。需重新核算 ΔB ，还有种情况，VCC绕组与主绕组绕错位置。也有输出短路的情况，还有RCD吸收部分的问题，甚至还碰到过TVS坏了短路的情况。
- 4、输出有了，但是输出电压不对，或者高了，或者低了。这个需要判断是初级到问题，还是次级的问题。挂输出二极管电压电流波形，是否是正常的反激波形，波形不对，估计就是同名端反了。检查光耦是否损坏，光耦正常，采用稳压管+1K电阻替换431的位置，即可判断输出反馈431部分，或者恒流，或者过载保护等保护的動作。常见问题，光耦脚位画错，导致反馈到不了前级。431封装弄错，一般431的封装有2种，脚位有镜像了的。同名端的问题会导致输出电压不对。
- 5、输出电压正常了，但是不是精确的12V或者24V，这个时候一般采用2个电阻并联的方式来调节到精确电压。采样电阻必须是1%或者0.5%。
- 6、输出能带载了，带满载变压器有响声，输出电压纹波大。挂PWM波形，是否有大小波或者开几十个周期，停几十个周期，这样的情况调节环路。431上的C与RC，现在的很多IC内部都已经集成了补偿，环路都比较好调整。环路调节没有效果，可以计算下电感感量太大或者太小，也可以重新核算Isense电阻，是否IC已经认为Isense电阻电压较小，IC工作在burst mode。可以更改Isense电阻阻值测试。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈:

- 7、高低压都能带满载了，波形也正常了。测试电源效率，输入90V与264V时效率尽量做到一致(改占空比，匝比)，方便后续安规测试温升。电源效率一般参考老机种效率，或者查能效等级里面的标准参考。
- 8、输出纹波测试，一般都有要求用47uF+104,或者10uF+104电容测试。这个电解电容的容值影响纹波电压，电容的高频低阻特性（不同品牌和系列）也会影响纹波电压。示波器测试纹波时探头上用弹簧测试探头测试可以避免干扰尖峰。输出纹波搞不定的情况下，可以改容量，改电容的系列，甚至考虑采用固态电容。
- 9、输出过流保护，客户要求精度高的，要在次级放电流保护电路，要求精度不高的，一般初级做过流保护，大部分IC都有集成过流或者过功率保护。过流保护一般放大1.1-1.5倍输出电流。最大输出电流时，元器件的应力都需要测试，并留有余量。电流保护如增加反馈回路可以做成恒流模式，无反馈回路一般为打嗝保护模式。做好过流保护还需要测试满载+电解电容的测试，客户端有时提出的要求并未给出是否是容性负载，能带多大的电容起机测试了后心里比较有底。
- 10、输出过压保护，稳定性要求高的客户会要求放2个光耦，1个正常工作的，一个是做过压保护的。无要求的，在VCC的辅助绕组处增加过压保护电路，或者IC里面已经有集成的过压保护，外围器件很少。
- 11、过温保护一般要看具体情况添加的，安规做高温测试时对温度都有要求，能满足安规要求温度都还可以，除非环境复杂或者异常情况，需要增加过温保护电路。
- 12、启动时间，一般要求为2S,或者3S内起机，都比较好做，待机功耗做到很低功率的方案，一般IC都考虑好了。没有什么问题。
- 13、上升时间和过冲，这个通过调节软启动和环路响应实现。
- 14、负载调整率和线性调整率都是通过调节环路响应来实现。
- 15、保持时间，更改输入大电容容量即可。
- 16、输出短路保护，现在IC的短路保护越做越好，一般短路时，IC的VCC辅助绕组电压低，IC靠启动电阻供电，IC启动后，Isense脚检测过流会做短路保护，停止PWM输出。一般在264V输入时短路功率最大，短路功率控制住2W以内比较安全。短路时需要测试MOSFET的电流与电压，并通过查看MOSFET的SOA图（安全工作区）对应短路是否超出设计范围。

其他异常情况和注意:

- 1、空载起机后，输出电压跳。有可能是轻载时VCC的辅助绕组感应电压低导致，增加VCC绕组匝数，还有可能是输出反馈环路不稳定，需要更新环路参数。
- 2、带载起机或者空载切重载时电压起不来。重载时，VCC辅助绕组电压高，需查看是否过压，或者是过流保护动作。还有变压器设计时按照正常输出带载设计，导致重载或者过流保护前变压器饱和。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈：

3、元器件的应力都应测试，满载、过载、异常测试时元器件应力都应有余量，余量大小看公司规定和成本考虑。性能测试与调试基本完成。调试时把自己想成是设计这颗IC的人，就能好好理解IC的工作情况并快速解决问题。这些全都按记忆写的，有点乱，有些没有记录到，后续想到了再补上。

我顺便提一下，上面原理图中18的此饱和是500MT,即5000高斯，0,5特斯拉，普通铁氧体到不了5000吧，顶多4000，好像才3500吧，所以一般的磁通密度选择1500高斯，变压器小的可以选大一些，变压器大的要选小一些，频率高的减小频率低的可以大一些吧。

从我干开关电源近二十年，算是老手了，我非常深有体会的是，开关电源最难的是环路参数，非常不好确定，普遍不大稳定就是环路没有调好，这个是一个大问题了，太多搞不定的就是这个问题了，还有变压器参数的选择也是一个难点，有人说变压器的分量非常大，确定多少匝比，规格，如果铁损线损一样最好，绞在一起了，无法确定哪个多哪个少了，还有，如何确定磁通密度多少为最合适，也是非常难了，这个多年的经验非常重要，许多人变压器不懂设计，还有，风铃可以磁通大一些，自冷要小一些，都不是一件内容的事情。

现在是很多人知识匮乏，没有无线电技术的知识，那一些新手根本不懂，把PCB布成整齐的非常随意的任意走线了，很像精细，那根本胡闹，不能用的版了，新一代的知识多元化，诱惑太大了，什么人都可以上大学了，比如一些职高的普高没毕业的人也上大学了，应试教育也是大问题，人才质量不行了，什么也不懂的人多了，他们照样搞开发，能做成什么好产品，最重要的是知识和学问，却又是最不在乎是又是学问，浮躁社会浮躁的人，满脑子就是短平快，要知道欲速则不达，只会抄袭模仿拿来主义山寨之风，模仿制造低劣产品，因为所谓的开发人员就是搬运工，而且所谓人才流动，半拉子一下就飞了，成了政治资本，干过了什么项目，还有不少其实是调试工，技术人员，冒充什么开发人员，老板急于求成，用的其实是伪人才，伪人才只能制造伪劣产品了，就是只会克隆产品复制了，还做不好，大功率的其实不少老外的产品哪个做成了，小功率的相对内容简单一些不少还是做成了，但做不好的多多了，

我谈这个是非常普遍存在的社会现实，比如一位做12伏100安，抄袭模仿八九个月没有做成，最终失败打水漂了，其实可以做成的，我见过那个产品，同开发人员一交流，发现学问不行，我对那位陈老板说凶多吉少九成以上要失败的，他不信，就是我完全模仿一个地方也不能漏下，难道做不成，结果呢，真的做不成了，相当多人都以为一抄就成一步到位，总是这么说，结果岂不，哪个成功了，一败涂地了。其实，那个12伏100安真的不能，就是要有一些学问，失败的原因就在这里了。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈:

原谅我谈了别的方面的了，不过，确实千真万确，非常普遍而且常态化的我们这个社会的现实了，普遍的从业人员就是知识匮乏，技术和能力不行，就是生搬硬套，克隆主义至上，好像我们这个社会就是假大空的社会，多数的产品都是这么去干的。成了不少其实有不少老外非常不错的产品，我都见过不少了，怎么都没有见到我们做的实际产品了，其实大帮小帮都在抄袭，怎么见不到东西呀，因为都失败了打水漂了，我在这里说了大实话的，非常真实的不要误解了。如果有何不妥，多多见谅吧。

对了，上面两个地方将容易错写成了内容，修正一下，有一个非常真实的事例，比如01年我国通合公司就做成了LLC多谐振的产品，由于效率高一时非常轰动，模仿者也登门而至，我是在03年初开始非常费劲，与同事大半年了，说来奇怪，原机占空比大仿做的就小了，当时的土办法就是把环流加大，但效率降低了，另一家深圳南油的一直做不成，耗了不少财力，老板火了起来把那位总工炒掉了。我03年底离开了，改用SG3525，主结构有了，按照规律，3525的死区时间还可以调整呢，占空比大了，就这样做成功了，我是不会生搬硬套，比较灵活的，人家做不成做不好我就可以做到了，这种情况很多，所以不要完全克隆死板做，必须要会搞电路设计，如果是这样，好多产品是可以做成的，可以模仿参考，结合自主设计，我的这一事例不也充分说明了吗，学问和灵活最重要了，就是这么一回事。真正模仿成功还做的不错的技术功夫也非常不错了，许多人不懂这个道理，就是难道不成，不相信，真的如此，失败多多了，即使一些做成了，也是不三不四的，产品性能和质量是一个大问题，还是一句话，伪人才制造伪劣产品，现实上伪人才多得去了，产品冒牌货多同样的人才冒牌货一样多了，其实，大家相信的倒是谎言的多，一抄就成一步到位就是成了最大的谎言了。满口子多么省事节省成本，甚至更有甚者，全打包连图纸都没有，坏了就是修电器一样，把坏的找出来换掉就可以了，这个就是投机主义干事了，肯定这样做的问题特别大，他们就是把财力花在营销广告战了。

基本性能测试后就要做安规EMC方面的准备了。

- 1、温升测试，45°C烤箱环境，输入90，264时变压器磁芯，线包不超过110°C，PCB在130°C以内。其他的元器件具体值参考下安规要求，温度最难整的一般都是变压器。
- 2、绝缘耐压测试DC500V，阻值大于100M Ω ，初次级打AC3000V时间60S,小于10mA，产线量产可以打AC3600V,6S。建议采用直流电压DC4242打耐压。耐压电流设置10mA，测试过程中测试仪器报警，要检查初次级距离，初级到外壳，次级到外壳距离，能把测试室拉上窗帘更好，能快速找到放电的位置的电火花。
- 3、对地阻抗，一般要小于0.1 Ω ，测试条件电流40A。
- 4、ESD一般要求接触4K,空气8K，有个电阻电容模型问题。一般会把等级提高了打，打到最高的接触8K,空气15K。打ESD时，共模电感底下有放电针的话，放电针会放电。电源的ESD还会在散热器与不同元器件之间打火，一般是距离问题和PCB的layout问题。打ESD打到15K把电源打坏就知道自己做的电源能抗多大的电压，做安规认证时，心里有底。如果客户有要求更高的电压也知道怎么处理。参考EN61000-4-2。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈：

5、EFT这个没有出现过问题2KV。参考EN61000-4-4。

6、雷击，差模1K，共模2K，采用压敏14D471，有输入大电解，走线没有大问题基本PASS。碰到过雷击不过的情况，小功率5W,10W的打挂了，采用能抗雷击的电解电容。单极PFC做反激打挂了MOSFET,在输入桥堆后加入二极管与电解电容串联，电容吸收能量。LED电源打2K与4K的情况，4KV就要采用压敏电阻+GDT的形式。参考EN61000-4-5。

EFT,ESD,SURGE有A,B,C等级。一般要A等级：干扰对电源无影响。

7、低温起机。一般便宜的电源，温度范围是0-45°C，贵的，工业类，或者LED什么的有要求-40°C-60°C，甚至到85°C。-40°C的时候输入NTC增大了N倍，输入电解电容明显不够用了，ESR很大，还有PFC如果用500V的MOSFET也是有点危险的（低温时MOSFET的耐压值变低）。之前碰到过90V输入的时候输出电压跳，或者是LED闪几次才正常起来。增加输入电容容量，改小NTC,增加VCC电容，软启动时间加长，初级限流（输入容量不够，导致电压很低，电流很大，触发保护）从1.2倍放大到1.5倍，IC的VCC绕组增加2T辅助电压抬高；查找保护线路是否太极限，低温被触发（如PFC过压易被触发）。

基本性能和安规基本问题解决掉，剩下个传导和辐射问题。这个时候可以跟客户谈后续价格，自己优化下线路。跟安规工程师确认安规问题，跟产线的工程师确认后PCB上元器件是否需要做位置的更改，产线是否方便操作等问题。或者有打AI，过回流焊波峰焊的问题，及时对元器件调整。

传导和辐射测试大家看得比较多，论坛里面也讲的多，实际上这个是个砸钱的事情。砸钱砸多了，自然就会了，整改也就快了。能改的地方就那么几个。1、这个里面看不见的，特别重要的就算是PCB了，有厉害的可以找到PCB上的线，割断，换个走线方式就可以搞掉3个dB,余量就有了。

2、一般看到笔记本电源适配器，接电脑的部分就有个很丑的砣，这个就是个EMI滤波器，从适配器出线的部分到笔记本电脑这么长的距离，可以看成是1条天线，增加一个滤波器，就可以滤除损耗。所以一般开关电源的输出端有一个滤波电感，效果也是一样的。

3、输入滤波电感，功率小的，UU型很好用，功率大的基本用环型和ET型。公司有传导实验室或者传导仪器的倒是可以有想法了就去折腾下。要是去第三方实验室的就比较痛苦了，光整改材料都要带一堆。滤波电感用高导的10K材料比较好，对传导辐射抑制效果都不错，如果传导差的话，可以改12K,15K的，辐射差的话可以改5K,7K的材质。

4、输入X电容，能用小就用小，主要是占地方。这个要配合滤波电感调整的。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈:

5、Y电容，初次级没有装Y电容，或者Y电容很小的话一般从150K-30M都是飘的，或者飞出限值了的，装个471-222就差不多了。Y电容的接法直接影响传导与辐射的测试数据，一般为初级地接次级的地，也有初级高压，接次级地，或者放2个Y电容初级高压和初级地都接次级的地，没有调好之前谁也说准的。Y电容上串磁珠，对10MHz以上有效果，但也不全是。每个人调试传导辐射的方法和方式都有差异机种也不同，问题也不同，所以也许我的方法只适合我自己用。无Y方案大部分是靠改变变压器来做的，而且功率不好做大。

6、MOSFET吸收，DS直接顶多能接个221，要不温度就太高了，一般47pF，100pF。RCD吸收，可以在C上串个10-47Ω电阻吸收尖峰。还可以在D上串10-100Ω的电阻，MOSFET的驱动电阻也可以改为100Ω以内。

7、输出二极管的吸收，一般采用RC吸收足够了。

8、变压器，变压器有铜箔屏蔽和线屏蔽，铜箔屏蔽对传导效果好，线屏蔽对辐射效果好。至于初包次，次包初，还有些其他的绕法都是为了好过传导辐射。

9、对于PFC做反激电源的，输入部分还需要增加差模电感。一般用棒形电感，或者铁粉芯的黄白环做。

10、整改传导的时候在10-30MHz部分尽量压低到有15-20dB余量，那样辐射比较好整改。

开关频率一般在65KHz，看传导的时候可以看到65K的倍频位置，一般都有很高的值。

总之：传导的现象可以看成是功率器件的开关引起的振荡在输入线上被放大了显示出来，避免振荡信号出去就要避免高频振荡，或者把高频振荡吸收掉，损耗掉，以至于显示出来的时候不超标。

辐射整改

1、PCB的走线按照布线规则来做即可。当PCB有空间的时候可以放2个Y电容的位置：初级大电容的+到次级地；初级大电容-到次级地，整改辐射的时候可以调整。

2、对于2芯输入的，Y电容除了上述接法还可以在L,N输入端，保险丝之后接成Y型，再接次级的地，3芯输入时，Y电容可以从输入输出地接到输入大地来测试。

3、磁珠在辐射中间很重要，以前用过的材料是K5A,K5C，磁珠的阻抗曲线与磁芯大小和尺寸有关。如图所示，不同的磁珠对不同的频率阻抗曲线不同。但是都是把高频杂波损耗掉，成了热量（30MHz-500MHz）。一般MOSFET,输出二极管，RCD吸收的D，桥堆，Y电容都可以套磁珠来做测试。

4、输入共模电感：如果是2级滤波，第一级的滤波电感可以考虑用0.5-5mH左右的感量，蝶形绕法，5K-10K材质绕制，第一级对辐射压制效果好。如果是3芯输入，可以在输入端进线处用三层绝缘线在K5A等同材质绕3-10圈，效果巨好。

5、输出共模电感，一般采用高导磁芯5K-10K的材料，特殊情况辐射搞不定也可以改为K5A等同材质。

6、MOSFET，漏极上串入磁珠，输入电阻加大，DS直接并联22-220pF高压瓷片电容可以改善辐射能量，也可以换不同电流值的MOS，或者不同品牌的MOSFET测试。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈：

7、输出二极管，二极管上套磁珠可以改善辐射能量。二极管上的RC吸收也对辐射有影响。也可以换不同电流值来测试，或者更换品牌。8、RCD吸收，C更改容量，R改阻值，D可以用FR107，FR207改为慢管，但是需要注意慢管的温度。RCD里面的C可以串小阻值电阻。

9、VCC的绕组上也有二极管，这个二极管也对辐射影响大，一般采取套磁珠，或者将二极管改为1N4007或者其他的慢管。

10、最关键的变压器。能少加屏蔽就少加屏蔽，没办法的情况也只能改变压器了。变压器里面的铜箔屏蔽对辐射影响大，线屏蔽是最有效果的。一般改不动的时候才去改变压器。

11、辐射整改时的效率。套满磁珠的电源先做测试，PASS的情况，再逐个剪掉磁珠。

fail的情况，在输入输出端来套磁环，判断辐射信号是从输入还是输出发射出来的。

套了磁环还是fail的话，证明辐射能量是从板子上出来的。这个时候要找实验室的兄弟搞个探头来测试，看看是哪个元器件辐射的能量最大，哪个原件在超出限值的频率点能量最高，再对对应的元件整改。

辐射的现象可以看成是功率器件在高速开关情况下，寄生参数引起的振荡在不同的天线上发射出去，被天线接收放大了显示出来，避免振荡信号出去就要避免高频振荡，改变振荡频率或者把高频振荡吸收掉，损耗掉，以至于显示出来值的时候不超标。

磁珠的运用有个需要注意的地方，套住MOSFET的时候，MOSFET最好是要打K脚，套入磁珠后点胶固定，如果磁珠松动，可能导电引起MOSFET短路。有空间的情况下尽量采用带线磁珠。

传导辐射整改完成后，PCB可以定型了，最好按照生产的工艺要求来做改善，更新一版PCB，避免生产时碰到问题。

1、验证电源的时刻到了，客户要求，规格书。电源样品拿给测试验证组做测试验证了。之前问题都解决了的话，验证组是没问题的，到时间拿报告就可以了。

2、准备小批量试产，走流程，准备物料，整理BOM与提供样机给生产部同事。

3、准备做认证的材料（保险丝，MOSFET等元器件）与样机以及做认证的关键元器件清单等文档性材料。关键元器件清单里面的元件一般写3个以上的供应商。认证号一定要对准，错了的话，后续审厂会有不必要的麻烦。剩下的都是一些基本的沟通问题了。

做认证时碰到过做认证的时候温升超标的了，只能加导热胶导出去。或者提高效率，把传导与辐射的余量放小。这种问题一般是自己做测试时余量留得太少，很难碰到的。

4、一般认证2个月左右能拿到的。2个月的时间足够把试产做好了。

5、试产问题：基本上都是要改大焊盘，插件的孔大小更改，丝印位置的更改等。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈：

6、试产的测试按IPS和产线测试的规章制度完成。

碰到过裸板耐压打不过的，原因竟然是把裸板放在绿色的静电皮上操作；

也有是麦拉片折痕处贴的胶带磨损了。

7、输入有大电容的电源，需要要求测试的工序里面增加一条，测试完毕给大电容放电的一个操作流程。

8、试产完成后开个试产总结会，试产PASS，PCB可以开模了。量产基本上是不会找到研发工程师了，顶多就是替代料的事宜。

9、做完一个产品，给自己写点总结什么的，其中的经验教训，或者是有点失败的地方，或者是不同IC的特点。项目做多了，自然就会了。

整个开发过程中都是一个团队的协作，所以很厉害的工程师，沟通能力也是很强的，研发一个产品要跟很多部门打交道，技术类的书要看，技术问题也要探讨，同时沟通与礼仪方面的知识也要学习，有这些前提条件，开发起来也就容易多了。

电容：有几个特性是需要注意的，做0-40°C的产品可能都还很顺利，但是做到-40°C—60°C的产品时就出问题了，起机不正常，跳了几次后才起来，LED电源最明显，输出带载抖动，PFC的MOSFET低温炸了，或者反激的MOSFET炸了。这个就是电容低温时的特性导致的。电解电容在低温时ESR很大，容量很小，可以看成1个NTC与一个小电容串联，起机的前几个周期，电容峰值电压高，储能不够，无法满载起机，这种情况要加大电容容量，或者换更好的系列的电容。如输出抖动之类的基本情况基本就是反馈环路上的电容容值太临界，低温时容量的差异导致环路不稳定，热机后问题就没有重复出现了。对于电容的材质、温度特性、以及datasheet里面图表和参数多少都必须要有了解，并且能用理论与自身经验来证明设计是对的。与电容在电路里面不同的作用必须弄清楚，才能选对电容。电容的寿命也是需要关注的，瓷片电容，陶瓷电容虽然比电解电容寿命长，但是都是有寿命的，相关的问题都可以查找资料来参考。

二极管

这个里面分类很多，必须搞清楚二极管的工作原理。模拟电路的书里面讲的比较抽象，还是需要看看半导体工艺，半导体制造，等其他的书来做个了解，二极管的datasheet里面有很多参数与曲线，看不懂的情况直接网上搜索相关内容，学校里学的对于工程应用来讲还是太过于简单。学校只教了这个东西怎么工作，但是怎么选型，选肖特基，超快恢复，还是普通整流的还是其他类型都没有讲。选型也需要做大量的前期工作，最简单的还是经验值。在加班自学阶段，自己做实验来验证二极管参数，二极管datasheet里面的很多参数可以自己用些方法测试出来，网上一般能找到。做二极管的实验测试正向电压电流功率，找到二极管的热阻，再来推算散热片的尺寸对温度影响等，接下来散热设计就可以开始从这里入门了。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈:

三极管, MOSFET, IGBT

电感, 变压器这些设计根据经验总结出来, 一般 ΔB 值, 占空比, 温升基本计算就可以了。至于采用什么磁芯, 可以找供应商来推荐的, 也可以自己用公式计算出来, 一般书上的公式需要自己验证一下, 对于有出入的地方做相应的调整。比如书上的变压器计算一般不包括屏蔽, 线损什么的, 自己做计算的时候需要把这些考虑进去。变压器的绕线可以参考图片。

(书籍《精通开关电源设计》第266页)

采用棒形电感, 工字型电感的设计功率建议小于20W, 功率大的采用环形电感设计。环形电感的设计里面可以根据这个链接了解下。<http://www.kda.com.cn/cn-design/5.shtml>

当实际应用与元器件的特性基本掌握的时候, 可以开始下一个阶段的学习了。

学习不同公司的应用文档, 电源的书里面的计算公式, 以及自己设计时抓到的波形来分析, 来对应这些公式做计算, 做优化, 做出一套适合自己思维模式的计算书。

比如桥堆的计算书对应不同的输出特性要求, 以及之前做项目的经验, 可以得出桥堆的峰值电流能到多少A能过1kV雷击或者2kV雷击。多大的封装在密封环境或者open的环境的温升数值, 散热片尺寸。

计算书采用MATHCAD的就能满足一般要求, 每次做个设计都可以更新里面的参数与系数值为后续的设计提供方便。有了计算书, 之前的经验就相当于一个总结了, 这个时候对应自己的计算书再来看电源设计书里面的公式, 基本上就能看懂了。自己也会比较容易的开始推导这些公式了。

参考一个飞兆的反激电源设计参考书。AN-4137 AN-4137SC.pdf

把帖子从头看了一遍。写得有点多, 由于最近较忙, 后续的写得有点乱。

至于PFC与LLC的电源, 此篇就不写了, 里面碰到的情况也差不多, 用过6599, 1910, 1716, 这几颗IC, 用得不精, 说不上好与不好, 这些都是要看应用场合的。

一般用新IC, 都需要对datasheet多看几遍, 设计参数时对里面的图表多对照一下。一旦出现问题的时候, 可以站在IC设计者的角度去考虑下, 这个里面的逻辑是什么样子的。当然, 有个简单的途径: 搜索IC公司的专利, 这个时候就像找到了宝藏一样的, 里面的原理都解释的非常清楚。对应硬件电路的学习, 也可以查找专利, 对于理解电路里面元器件的作用帮助很大。

TEL:13510732379

QQ: 384745772 刘洋

工程资料--设计指导

有关开关电源设计中遇到的问题经验所谈:

有几本书籍可以推荐一下的。

《开关电源设计指南(第二版)》

《开关电源设计第三版》

《精通开关电源设计（中文版）》

《开关电源故障诊断与排除》

《晶体管电路设计(上)》

《晶体管电路设计(下)》

《变压器与电感器设计手册-第三版（中文）》

《半导体制造基础》

《电路模块表面组装技术》

《实用模拟电路设计》

《AN-4151SC采用飞兆半导体FSFR系列功率开关（FPSTM）半桥LLC谐振[1].pdf》 《AN-4134采用FPS的隔离式正激AC-DC开关电源设计指南.pdf》

《AN-4137SC[1].pdf》

刘洋 13510732379
QQ 384745772

TEL:13510732379

QQ: 384745772 刘洋