


特性

- 新颖的数字电流环路控制技术
- 集成前沿导通消隐功能 (LEB)
- 集成电感补偿功能
- 集成频率抖动功能
- 超低工作电流 (110uA)
- 超宽输出电压范围
- 逐周期峰值电流保护功能
- 芯片供电欠压和过压保护功能
- CS电阻开路保护
- 全范围电流调节功能
- 输出端开路, 短路保护功能
- 过温保护功能
- 优化的恒流精度
- 优化的线电压及负载调整率
- 优化的电流温度系数
- 加强的电流适应技术
- 内置500V高压MOS
- 采用SOP-7封装

概述

LIS8921S是一款专用于LED恒流驱动的控制芯片, 适用于降压式非隔离应用场合, 通过采用专有的LED数字恒流控制技术, 使得系统架构得到了最大程度的精简。LIS8921S工作在电感电流临界连续模式, 输出电流不随电感量和LED工作电压的变化而变化, 实现优异的负载调整率。LIS8921S加入了准谐振控制技术, 使系统能够轻松达到92%以上的效率。在此基础之上, LIS8921S还具有强大的电流调节功能, 不改变其他外围器件, 仅需调节芯片控制脚对地电阻值, 即可实现0~100%全范围的电流调节; 且不影响开路保护电压的一致性。由于采用的是独特的电流调节技术, LIS8921S可直接与热敏电阻、光敏电阻等外部器件组成外部环境与输出电流的反馈系统, 更有效地提升灯具的可靠性及节能特性; 也可与雷达感应模块、声控感应模块, 红外遥控模块等组合成方便可靠的感应灯、调光灯等。LIS8921S还集成了完善的保护功能, 包括输入电流的逐周期过流保护, 电流检测管脚的开路保护, IC过温保护, 以及输出端的开路和短路保护等。下图示出了这种芯片的典型应用。




典型应用电路

应用


- LED感应灯、遥控调光灯驱动
- LED吸顶灯、面板灯驱动

推荐功率应用	输入电压	输出电压	输出电流
		180V-264VAC	<150V
备注	输出电压需小于输入整流后的谷底电压,压差需保证25V以上		

功能框图



引脚俯视图 (SOP-7)



引脚功能描述

引脚顺序	引脚名	输入/输出	功能
1	GND	输入\输出	芯片地
2	ADJ	输出	输出电流调节
3	NC	-	空脚
4	CS	输入	初级侧电流检测
5,6	Drain	输入\输出	内部 MOS 漏极
7	VDD	输入	芯片供电

LIS8921S


可调电流非隔离降压式 LED 驱动控制器



极限工作范围

电源电压 (引脚 1)-----	-0.3V~35V
最大结温 (T _{JMAX}) -----	150°C
工作环境温度 (T _a) -----	-40°C~85°C
存储温度范围 (TSTO) -----	-55°C~150°C
引线温度 (无铅封装, 焊接, 10 秒) -----	260°C
CS 引脚电压范围-----	-0.3V~7V
Drain 引脚电压范围-----	-0.3V~500V

标识和订购信息



订购序号	封装类型	封装编带
LIS8921S-SP-G-TL	SOP-7	Tape and Reel 2500Pcs

电气参数 (TA=25°C, unless otherwise stated, VDD=20V)

符号	参数	测试条件	Min.	Typ.	Max.	Unit
供电						
I _{START}	启动电流	VDD=14V	-	-	300	μA
I _{OP}	工作电流	内部驱动浮空	-	150	200	uA
UVLO(ON)	进入 VDD 欠压保护的阈值	从高往低扫描 VDD 电压	8.0	8.8	9.6	V
UVLO(OFF)	退出 VDD 欠压保护的阈值	从低往高扫描 VDD 电压	17	18	19	V
VDD_clamp	VDD 钳位电压	I _{CC} =2mA		23		V
OVP	VDD 过压保护阈值	从低往高扫描 VDD 电压		28		V
时钟和频率						
FCLK	内部时钟频率		1.85	2	2.15	MHz
f _{MAX}	最大工作频率		90	95	100	KHz
f _{MIN}	最低工作频率		8.05	8.75	9.45	KHz
Δf	频率抖动范围		-	±6	-	%
采样和时序						
t _{LEB}	导通前沿消隐时间		-	450	-	nS
V _{th}	CS 脚电压阈值		505	525	545	mV
T _{OFF_Min}	最小消磁时间			6.5		uS
T _{OFF_Max}	最大消磁时间			80		uS
T _{on}	最大导通时间			75		uS
t _{SS}	软启动时间		-	8	-	mS
保护						
OTP	过温保护		-	165	-	°C
OVP Delay	输出开路保护延迟时间			35		uS
OCP Delay	输出短路保护延迟时间			5		mS
内部 MOS						
V _{(BR)DSS}	漏极-源极击穿电压	I _D =250uA, V _{gs} =0V	500	-	-	V
I _{DSS}	漏极-源极漏电流	V _{DS} =500V, V _{gs} =0V	-	-	1	uA
R _{DS(ON)}	漏极-源极静态导通阻抗	I _D =1A*, V _{gs} =10V	-	4	--	Ω
I _D	漏极-源极连续电流			2**		A
T _r	上升时间			50		nS
T _f	下降时间			70		nS

* Pulse Test: Pulse width ≤300μs, Duty cycle ≤ 2%.

** Values will be influenced by measurement and package.

功能描述

启动和供电

LIS8921S 是通过供电电阻从线电压直接启动。通过典型应用电路可以了解到，当采用这种供电方式启动时，芯片 VDD 的供电电容首先通过供电电阻由线电压充电，当其上的电压达到阈值 UVLO(off) 后，芯片启动，并开始输出脉冲驱动内部功率开关，由于芯片自身的耗电非常少，通过启动电阻供电，便可使 VDD 电压维持在某一值上，保证 IC 正常工作。

欠压锁定 (UVLO)

LIS8921S 内部有一个欠压锁定迟滞比较器，其迟滞曲线如图 2 所示。当 VDD 电压从低于 UVLO(on) 往上升高到 UVLO(off) 时，芯片才开始启动；而当 VDD 电压从高于 UVLO(off) 往下降低到 UVLO(on) 时才锁定，因此形成图中所示的迟滞窗口。




图 2

软启动

LIS8921S 提供软启动功能。每次启动之后，芯片从最低工作频率逐渐建立到最终恒流所需的开关频率。整个软启动过程大约在 8mS 左右。软启动可以抑制启动时的电流过冲，以降低 LED 在启动时承受的应力，从而提升 LED 的寿命。另一方面，软启动也能抑制启动时内部 MOSFET 漏极的电压过冲，从而增加系统可靠性。

振荡器

LIS8921S 有一个振荡频率为 2MHz 的内部振荡器，其输出的时钟作为系统的同步时钟，芯片开关管 ON/OFF 的导通周期和这个基本频率的周期成正比。

前沿消隐 (LEB)

LIS8921S 内部集成了前沿消隐功能。在开关管开通前的 450nS 内，CS 引脚的干扰信号被屏蔽，从而可以很好地防止内部开关管误触发关断，保证系统稳定工作。

恒流操作

LIS8921S 采用专利的恒流驱动技术，通过采用这种技术，可以使输出电压在极宽的范围内恒流。而且可以确保输出电流和变压器感量无关，从而加大了系统设计的容差。

VDD 过压保护

LIS8921S 也集成了 VDD 的过压保护功能，当 VDD 电压超过保护阈值后，开关管会关断，进入自动重启保护模式。当错误条件消失，系统自动恢复正常工作状态。

过温保护

LIS8921S 集成了过温保护功能，当芯片温度超过保护阈值后，开关管会关断，进入自动重启保护模式。当错误条件消失，系统自动恢复正常工作状态。

CS 开路保护

LIS8921S 集成了 CS 引脚的开路保护功能，当芯片的 CS 引脚开路，开关管会关断，进入自动重启保护模式。当错误条件消失，系统自动恢复正常工作状态。

输出开路/短路保护

LIS8921S 集成了对输出开路和短路的保护。一旦输出开路或短路，开关管会关断，进入自动重启保护模式。当错误条件消失，系统自动恢复正常工作状态。

应用设计

CS 取样电阻的设计

LIS8921S是一款专用于LED非隔离降压式驱动开关，系统工作在谷底开关模式，芯片逐周期的检测电感上的峰值电流，CS端连接芯片内部，并与内部525mV的电压进行比较，当CS达到内部阈值时，系统会关掉内部功率管。电感峰值电流的计算公式： $I_{PK} = 525/R_{cs}$ (mA)

R_{cs} 为CS取样电阻阻值，单位 Ω 。

电源额定输出电流为： $I_{LED} = I_{PK}/2.1$ (mA)

由以上公式可以得出： $I_{LED} = 250/R_{cs}$ (mA)

电感的设计

LIS8921S是采用Buck电路工作模式，系统上电后内部功率管导通，电感电流逐渐上升，当电感电流上升到 I_{PK} 时，内部功率管关断。此时电感开始消磁，当消磁结束，内部功率管又开始导通，周而复始。芯片内部对电感的最小消磁时间做了限定，其典型值为**6.5uS**，即正常工作时，电感的消磁时间不得低于**6.5uS**。L的计算公式如下：

$$L = V_{out} * T_{dem} / I_{PK}$$

L为电感量， V_{out} 为额定输出电压， T_{dem} 为设计者设定的消磁时间（一般取值**8.5uS**以上）， I_{PK} 为电感峰值电流。

频率的计算

内部功率管的导通时间如下： $T_{ON} = \frac{L * I_{pk}}{V_{IN} - V_{LED}}$

其中，L为电感的电感量， V_{IN} 是输入交流整流后的直流电压， V_{LED} 是输出LED的正向压降。

当内部功率管关断后，电感上电流从峰值开始逐渐下降，当电感上电流下降到0时，内部功率管开启。

功率管的关断时间如下： $T_{OFF} = \frac{L * I_{pk}}{V_{LED}}$

频率的计算公式如下： $f = \frac{(V_{IN} - V_{LED}) * V_{LED}}{L * V_{IN} * I_{pk}} * 0.95$


其中f为系统的工作频率，当L， V_{LED} ， I_{PK} 一定时，工作频率随 V_{IN} 的降低而降低。所以设计系统工作频率，在最小 V_{IN} 时，不能让系统进入音频范围内（一般不要低于22kHz），在最高 V_{IN} 时不能使系统的工作频率太高，不要高于芯片的最高工作频率90kHz。

变压器匝数计算

当以上计算，得出L和 I_{PK} 后，需用到 $N * B * Ae = L * I_{PK}$ 来计算出变压器或电感的最少匝数， $N > L * I_{PK} / B * Ae$ ；N为变压器线圈匝数， Ae 为变压器磁芯的等效截面积，B的取值需参考磁芯材质而定，以PC40材质为例，建议B取值**0.28T**以下。

ADJ电流调节功能

LIS8921S具有0~100%的电流调节功能，当ADJ脚对地电阻，即 R_{adj} 的阻值变化时，芯片内部参考电位流出的 I_{adj} 随之变化，输出电流随之变化。 I_{adj} 与输出电流的关系参考如下（最大电流设为额定电流）：



同时，因为LIS8921S采用了专利的电流调节技术，在0~100%输出电流调节的情况下，输出过压保护(OVP)电压始终都能保持不变，保证应用方案安全可靠。

最短消磁时间与最长消磁时间

LIS8921S 设置了最短消磁时间和最长消磁时间，当电感过小或输出电压过高时（输出开路），电感的消磁时间就有可能小于芯片的最短消磁时间，此时芯片进入保护状态，系统不断重启；当电感过大或输出电压过低时（输出短路），电感的消磁时间就有可能大于芯片的最长消磁时间，此时芯片也会进入保护状态。因此选取一个合理的电感值非常重要，需要设计者重点考量。需特别指出，当电源正常工作时，其设计的最小消磁时间一定不能小于芯片的最小消磁时间，并且留有足够的余量，否则电源将不能正常工作，由于该系统架构是降压式，所以输入端整流后的最小直流电压也一定不能低于输出电压。

功率因素的校正


当系统有功率因素要求时，可采用一个简单的无源功率因素校正电路(填谷式)，该电路包含 3 个二极管 2 个电容可将系统功率因素提高到 0.9 以上，如果在填谷电路中串入一个 20 欧姆的电阻，系统的功率因素将可以进一步提高。

PCB 板的设计

- ✓ VDD 电容尽可能靠近芯片 VDD 端和 GND 端
- ✓ 电感的充电回路和放电回路面积都要尽可能的小
- ✓ 芯片的 Drain (Pin5, Pin6) 所连接的铜皮面积要尽量大，以便芯片良好散热

封装信息

7-Lead Small Outline (SOIC) Package



Symbol	Inches		Millimeters	
	MIN	MAX	MIN	MAX
A	0.060	0.068	1.52	1.73
A1	0.004	0.008	0.10	0.20
B	0.014	0.018	0.36	0.46
C	0.007	0.010	0.18	0.25
D	0.188	0.197	4.78	5.00
E	0.150	0.157	3.81	3.99
e	0.050 BSC		1.270 BSC	
H	0.230	0.244	5.84	6.20
h	0.010	0.016	0.25	0.41
L	0.023	0.029	0.58	0.74
α	0°	8°		

Compliant to JEDEC Standard MS12F

Controlling dimensions are in inches; millimeter dimensions are for reference only

This product is RoHS compliant and Halide free.

Soldering Temperature Resistance:

[a] Package is IPC/JEDEC Std 020D Moisture Sensitivity Level 1

[b] Package exceeds JEDEC Std No. 22-A111 for Solder Immersion Resistance; package can withstand 10 s immersion < 270°C

Dimension D does not include mold flash, protrusions or gate burrs. Mold flash, protrusions or gate burrs shall not exceed 0.15 mm per end. Dimension E1 does not include interlead flash or protrusion. Interlead flash or protrusion shall not exceed 0.25 mm per side.

The package top may be smaller than the package bottom. Dimensions D and E1 are determined at the outermost extremes of the plastic body exclusive of mold flash, tie bar burrs, gate burrs and interlead flash, but including any mismatch between the top and bottom of the plastic body.

修改历史

版本	日期	状态描述
V1.0	Jan, 2016	初始版本

声明:

无锡莱士电子科技股份有限公司保留本 DATA SHEET 变更权。客户在下单前应获取最新版本资料，并验证相关信息是否完整和最新。