

# 一种高性能的 DDS 芯片 AD9850 及其应用

薛峰 吴利民

吴巍

(空军雷达学院 武汉 430010) (电子部第 54 研究所 石家庄 050081)

**摘要** 简要介绍了直接数字频率合成技术的发展及原理。着重分析了一种 DDS 芯片 AD9850 的原理及其在扩频通信中的应用。

**关键词** DDS AD9850 扩频通信

## 0 引言

频率源被喻为现代电子系统的“心脏”。它是当今通信、雷达等电子系统实现高性能指标的关键部分。可以说,现代电子设备和系统的功能实现都直接依赖于所用频率源的性能。

频率源性能是伴随着频率合成技术进步而发展的。从早期的直接式频率合成技术,到第二代锁相式频率合成技术,直到目前较先进的直接数字式频率合成技术(DDS—direct digital synthesis),经历了三个发展阶段。可以这样说,直接频率合成技术(DDS)的出现导致了频率合成领域内的第二次革命。虽然早在 70 年代,J. Tierney 等人就在“A Digital Frequency Synthesis”一文首先提出了 DDS 的概念,但直至现代微电子及数字技术的迅猛发展,才使 DDS 的系统性能又比 DFS 系统上了一个更高的台阶。DDS 较之以前的频率合成技术,具有频率转换时间极短、频率分辨率极高、输出相位连续、可编程、全数字化易于集成等突出优点。因此,它得到越来越广泛的应用,成为当今现代电子系统及设备中频率源的首选。

## 1 DDS 的原理及特点

如图 1 所示,DDS 系统由频率控制、N-bit 相




图 1 DDS 原理方框图

吴利民:硕士,副教授。吴巍:研究员。  
1999 年 1 月 7 日收稿

位累加器、正弦查找表、D/A 转换器、低通滤波器等组成。相位累加器相当于一个受外部时钟控制的计数器,每来一个时钟,相位累加器就将累加寄存器输出的累加相位与频率控制预置的相位增量  $K$  相加,将累加器的结果作为一个地址对正弦查找表进行寻址。正弦查找表中存储的是以相位为地址的一个周期正弦信号的采样编码值,这样就将相位累加器输出的离散相位数值变换成该相位值对应的正弦波型的幅度值,经 D/A 变换,再经低通滤波器平滑就可得所需信号波形。

假设系统的参考时钟频率为  $f_c$ ,则  $f_o = Kf_c/2^N$ ,可见当  $N, f_c$  一定时,输出频率  $f_o$  大小仅取决于  $K$ 。考虑当  $K=1$  的特殊情况,频率分辨率  $\Delta f = f_c/2^N$ 。可见相位累加器的值  $N$  决定了频率分辨率的大小,且输出频率易于调节。目前,一系列的 DDS 产品相继问世,如 Qualcomm 公司的 Q2220, Q2230, Q2334<sup>[1]</sup> 单片产品;AD 公司的 AD7008, AD9830, AD9850 等,它们性能优越,性价比高,已被广泛采用于一些电子系统中,下面我们就以近期间世的一种 DDS 芯片 AD9850<sup>[2]</sup> 为例来进行分析。

## 2 AD9850 工作原理与特性及其应用

### 2.1 AD9850 的工作原理及特性

AD9850 是 AD 公司生产的最高时钟为 125MHz、采用先进的 CMOS 技术的直接频率合成器。它结合一个片内高速、高性能 DAC 和比较器构成一个完全数字控制可编程频率合成器,并具有时钟产生功能的高集成度芯片。

AD9850 的 DDS 系统用 32bits 相位累加器,在数据进入正弦查找表之间被截短成 14bits,最后由内部集成的 10bits 的 DAC 产生模拟信号输出。

AD9850 用 5bits 字去控制相位,它允许输出相




图2 AD9850 功能结构图

位以  $180^\circ$ ,  $90^\circ$ ,  $45^\circ$ ,  $22.5^\circ$ ,  $11.25^\circ$  及其任意组合的增量改变。AD9850 还包括内部高速比较器, 该比较器被构造能接受 DAC 输出, 以产生一个低抖动的方波输出装置, 这样使 AD9850 用作时钟发生器时变得非常方便。通过外部的一个可调电阻, 输出电流的幅度可被调节成  $10\sim 20\text{mA}$ , 输出电压可达  $+1\text{V}$ 。

频率调谐、相位调节字可以并行或串行方式送入 AD9850。并行输入方式指重复输入五组而每组包括 8bits 控制字的输入方式。其中第一字节控制相位调制、低功耗及输入方式。第二至五字节由 32bits 频率控制字组成。其串行输入方式在一个管脚完成 40bits 串行数据流输入。

由于 AD9850 采用 CMOS 技术, 功耗较小, 在  $+5\text{V}$  电源供电,  $125\text{MHz}$  时钟时, 能以  $380\text{mW}$  功率工作。AD9850 采用 28 管脚表面封装形式封装。

由此可见, AD9850 有以下特点:

- ①  $125\text{MHz}$  的时钟速率;
- ② 集成在一块集成电路芯片上的高性能 DAC 及高速比较器;
- ③  $40\text{MHz}$  模拟输出时, DAC 输出的抑制寄生动态范围  $\text{SFDR} > 50\text{dB}$  ( $\text{SFDR}$ : spurious free dynamic range);
- ④ 32bits 频率控制字;
- ⑤ 5bits 相位调制;
- ⑥  $+5\text{V}$ ,  $125\text{MHz}$  时钟, 功率为  $380\text{mW}$ ;
- ⑦ 简化的控制接口, 并行或串行输入形式;
- ⑧ 极小的 28 管脚表面封装形式。

## 2.2 AD9850 的应用

AD9850 芯片在通信系统及其设备中应用最为广泛。如: 移动通信、卫星通信、扩频通信等系统中都可见到 DDS 的应用。由于现代通信系统中扩展频谱通信的应用越来越广泛, 它已成为军事上开展

联合指挥最先进的通信系统和最强有力的电子对抗手段之一。因此, 结合扩频通信的实际, 以下来分析 AD9850 结合 AD9059 芯片在扩频通信<sup>[3]</sup>中的应用。




图3 AD9850 在扩频接收机中的应用

图3中 AD9850 在扩频接收机系统做时钟发生器。从接收端来的中频信号, 送至一个可变增益的放大器。末级数字解码器的一路输出送至放大器进行自动增益控制(AGC)。使中频信号的输出幅度保持稳定。中频放大器的输出送至后级经 I、Q 分路, 低通滤波器滤波, 信号被分成二路正交信号 I/Q, AD9059 集成二个 8bits 模数转换器, 将二路正交的模拟信号转换成二路 8bits 的数据流。经后级数字解码器解码输出基带的数字信号。在整个扩频、解扩的过程中, 时钟的产生及同步是系统的核心。而 AD9850 的应用正是系统的关键技术所在。在  $125\text{MHz}$  参考时钟作用下, 由数字解码器送来的 32bits 频率控制字控制 AD9850 产生锁定于扩频发信机的 PN 码序列的时钟信号, 作为 ADC 的时钟频率和 ADC 的编码信号。

## 3 结论

DDS 是一种全新的频率合成技术, 它主要应用于现代通信设备中。我们通过 DDS 集成电路 AD9850 在扩频通信系统中的应用可以看到, AD9850 工作可靠, 对参考时钟波形要求不高, 输出信号稳定且信噪比极高, 是一种性价比极高的 DDS 芯片。预计在不远的将来必定会有更多、更好的 DDS 芯片面市。届时 DDS 必将在通信领域得到更广泛的应用。

## 参考文献

- 1 Qualcomm Inc. Master Guide. San Diego, 1994
- 2 Analog Devices. Inc. 125 MSPS DDS SYSTEM AD9850, 1996
- 3 童光明, 熊贤祚. 扩频通信. 西安电子科技大学出版社, 1992