

DDS 芯片 AD9852 及其应用

马 丽

中国电子科技集团公司第二十七研究所(450002)

摘 要: 文章介绍了直接数字频率合成器(DDS)的基本工作原理,同时对其杂散进行了分析。并从实际应用出发,给出了 AD9852 在串口中的应用,以及输出信号的处理结果。

关键词: 直接数字频率合成器(DDS) 杂散 AD9852 SFDR

DDS Chip AD9852 and Its Application

Abstract: The paper introduced the working principle of the direct digital frequency synthesizer(DDS) and its spurious analysis is performed. For practical use, it presents the application of AD9852 technology in the serial port and the result of its output signal is managed.

Keywords: DDS, spurious, AD9852, SFDR.

引 言

频率合成器技术是现代电子系统中的一项关键技术,频率合成器作为雷达、通信、电子对抗等电子系统的重要基础设备,总是对这些系统某些主要指标的最终性能起着决定性的影响。直接数字频率合成器(DDS)是近年来迅速发展起来的新的频率合成方法,它将先进的数字信号处理理论与方法引入频率合成领域,从相位的概率出发,采用了数字采样技术进行信号合成。与其它频率合成方法相比,直接数字频率合成器(DDS)具有频率捷变速度快,频率分辨率高,输出相位连续,可编程和全数字化便于集成等突出优点,因此,它得到了越来越广泛的应用,成为众多电子系统中的不可缺少的组成部分。

DDS 基本原理

DDS 主要由相位累加器、正弦信号存储器、D/A 转换器和低通滤波器组成。DDS 系统的核心是相位累加器,它由 N 位加法器与 N 位相位寄存器构成,类似一个简单的计数器。如图 1 所示。

DDS 的基本原理是在参考时钟的作用下,由相位累加器完成频率累加,并将每次累加结果作为取样地址,周期性的扫描正弦波波形的存储器,再通过




图 1 DDS 的基本原理图

D/A 转换器得到对应的阶梯波,最后经低通滤波器输出,得到所需的连续正弦波。

对于计数容量为 2^N 的相位累加器和具有 M 个相位取样点的正弦信号存储器,DDS 系统输出信号的频率:

$$f_0 = K \frac{f_c}{2^N}$$

其中:K—频率控制字 N—相位累加器的位数
 f_c —参考时钟 f_0 —输出频率

输出信号频率的最小分辨率为 $\Delta f = \frac{f_c}{2^N}$

由奈奎斯采样定理可知,DDS 输出的最大频率为 $\Delta f_{\max} = \frac{f_c}{2}$,但在实际运用中,为了保证信号的输出质量,输出频率不高于时钟频率的 33%,以避免混叠或谐波落入有用输出频带内。因此,DDS 输出信号的频率范围为 $0 \sim \frac{1}{3} f_c$ 。

DDS 的杂散和相位噪声

DDS 的相位噪声主要由参考时钟信号的性质、

作者简介:

马 丽(1976—),女,学士学位,现在中国电子科技集团公司第二十七研究所工作。

参考时钟频率和输出频率之间的关系以及器件本身的噪声基底决定。从理论上,输出信号的相位噪声会对参考时钟信号的相位噪声有 $20\log \frac{f_c}{f_{out}}$ dB 的改善,在实际中,必须要考虑包括相位累加器、ROM 和 DAC 等在内的各部件噪声特性对 DDS 相位噪声性能的限制。但是 DDS 的数字化处理也带来了不利因素,丰富的杂散随着主频率一起输出,使得降低杂散成为一个主要问题。DDS 的杂散来源主要有三个:一是相位截断误差;二是幅值量化误差;三是 D/A 转换器的非理想特性。下面给出相位截断误差和幅值量化误差产生杂散的分析结果:

DAC 幅值量化误差

DAC 的量化误差主要是由于 DAC 的有限分辨率也就是 DAC 的位数造成的,DAC 的分辨率越高,量化误差越小。实际上 DAC 分辨率和其量化误差之间的关系是可定量分析的,我们一般用 SQR(输出信号和量化误差的功率比)来衡量,其关系如下:

$$SQR = 1.76 + 6.02B(\text{dB})$$

其中 B 为 DAC 的位数。

相位截断误差

有相位量化产生的杂散谱线的幅值可确定为

$$A_{\text{sput}} = \frac{2^{D-1} \pi}{T \cdot 2^A \sin(\frac{m\pi}{T})}$$

$m=1$ 时,有最大杂散

$$A_{\text{sput}} = \frac{2^{D-1} \pi}{T \cdot 2^A \sin(\frac{\pi}{T})}$$

其中 D 为 D/A 的量化位数; $A=N-B$, B 为相位舍去位数; $T = \frac{2^B}{\text{GCD}(2^B, L)}$;

GCD 表示最大公约数;L 为频率控制字 K 低 B 位所构成的字。所以,当 $T=2^B$ 时,杂散可改善 $20\log \frac{\pi}{2} \approx 4\text{dB}$,因此在设计时应使 T 尽量大。

AD9852 的功能特性

在众多 DDS 器件中,我们选用美国 AD 公司的 AD9852 芯片,其系统功能框图如图 2 所示。

AD9852 内部包含高速、高性能 D/A 转换器及高速比较器,以形成可编程、可灵活使用的频率合成功能。外接高稳晶振时,AD9852 可以输出一个频谱纯、频率和相位都可以编程控制且稳定性良好的模拟正弦波,输出的正弦波也可通过其内部比较器




图 2 AD9852 结构框图

方便地转换成方波输出。

AD9852 主要特性有:内含 300MHz 的内部时钟,12 位内部集成 D/A 转换器,48bit 频率控制字,17bit 内部相位截断,14bit 相位寄存器,12bit 输出幅度可编程, SFDR 可达 80dB (100MHz 输出, $\pm 1\text{MHz}$ 带宽内),控制接口有串、并两种(串口最高速度为 10MHz、并口为 100MHz),并有多重调制功能。

AD9852 串口的实际应用

利用 AD9852 技术可以使频率的调整范围相当宽,调整的分辨率相当高,调整起来既方便又灵活。AD9852 芯片的频率可编程寄存器为 48 位,参考时钟采用 100MHz 的高稳晶振(秒稳在 10^{-11} 量级),由此可得频率分辨率为

$$\Delta f = \frac{f_c}{2^{48}} = \frac{100000000}{2^{48}} = 3.55 \times 10^{-7} (\text{Hz})$$

相位可编程寄存器为 14 位,则相位分辨率为

$$\Delta \Phi = \frac{360^\circ}{2^{14}} = 0.02^\circ$$

每调整一位,对于输出 10MHz 信号而言,应为: $10 \times 10^6 \pm 3.55 \times 10^{-7} \text{Hz}$,因此,合成频率的最小分辨率在 3.55×10^{-14} 量级。通过调整频率控制字 K,即 $K + \Delta K$,可以得到具有很高分辨率的信号。原理框图如下:

在此设计中,我们采用串行连接,即 AD9852 的 SDIO(串行数据)和 SCLK(串行时钟)引脚接 AT89C51 的串行输入输出。时钟信号采用单端输入形式(64 脚接 GND),参考时钟(100MHz)信号的输入是直流偏置为 1.6V, $V_{p-p} = 1\text{V}$ 的正弦波信

号。AD9852 是超大规模的 CMOS 器件,对时钟信号的质量要求比较高,时钟信号用地线屏蔽。




图 3 AD9852 的应用

本系统 AD9852 的控制功能由单片机 AT89C51 编程完成,由于 AD9852 是单一 3.3V 电源,而 AT89C51 是 +5V 供电,这就要求采用电平转换器件来完成 5V~3.3V 的转换。AD9852 工作模式选为单帧模式,SDIO 引脚双向传送数据,采用外部更新时钟,首先对 AD9852 控制寄存器进行编程设置,在 SCLK 的上升沿把 19 引脚 SDIO 的数据串行移入,移完后,用 20 脚 I/O UD 更新输出的频率和相位,使其输出一阶梯波。通过改变频率控制字 K 可以很方便改变输出频率。软件流程如图 4 所示。




图 4 软件流程图

从 AD9852 输出的信号,受参考时钟频率和器件本身噪声等等许多因素的影响,相位噪声不是很好,高端杂散的干扰很大,为了得到一频谱纯度很好的信号,我们选用了带通滤波器,放大器和椭圆函数低通滤波器对输出信号进行纯化,得到了较好的效果。

带通滤波器选用晶体滤波器,带宽做得很窄,仅 15kHz,带外衰减 > 50dB,有效地抑制了带外干扰和高次谐波,有效地改善了杂波,由于其阻抗是 1kΩ,所以采用阻抗匹配网络使其和 AD9852 输出的信号等终端连接。

在设计放大电路时,要合理选择静态工作点,使其输出的信号正好在放大区,避免截止失真和饱和失真。为了提高放大器的质量指标,我们采用了负反馈技术,这样可以减少非线性失真,展宽频带,抑制放大器内部噪声影响,提高放大倍数的稳定性。

为了消除输出信号经放大后的二次、三次谐波(二次为 35dB,三次为 25dB),我们选用了七阶椭圆函数低通滤波器,又称考尔参数低通滤波器,它的特点是在通带和阻带内,衰减呈现等起伏特性。在设计中要考虑: f_p (通带上限频率)、 f_s (阻带下限频率)、 A_p (通带最大衰减)、 A_s (阻带最小衰减)、选择性因子 k , $k = \frac{f_p}{f_s}$,显然, k 愈接近于极限值 1, f_s 与 f_p 相差得愈小,过渡带愈窄,衰减在过渡带中上升得愈快。原理框图见图 5。




图 5 7 阶椭圆函数低通滤波器

经试验得知,该设计合理可行,有效地改善了二次、三次谐波,抑制了杂波,使输出信号为一频谱纯度很好的正弦波。

对 DDS 输出信号经过处理后的正弦波进行测试,结果如下:

二次谐波、三次谐波优于 60 dB

±7.5kHz 内,杂波抑制优于 70 dB

秒稳可达: $8.0 \sim 9.0 \times 10^{-12} / s$

结束语

通过 AD9852 应用可以看出,它具有频率捷变速度快、输出相位连续和输出频率分辨率高等优点,是一种性价比极高的 DDS 芯片。AD9852 输出的模拟正弦波可直接作为基准信号源广泛地应用于通信、频标及其它电子应用中。随着 DDS 技术的不断发展,它将会在许多新的领域得到更广泛的应用。

参考文献

- [1] CMOS 300 MSPS Complete-DDS AD9852 Analog Devices, Inc, 2002
- [2] DDS 芯片 AD9852 及其应用 — 潘炳松 许明等 《电子技术》2002 年第 4 期