

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

深圳百盛新纪元半导体有限公司

目錄

一. 前言	P2
二. 內部方塊圖	
1. 方塊功能	P3
2. 設計限制	P4
三. 接腳描述	P5
四. 功能說明與公式計算	
1. 振盪頻率	P6
2. 軟啓動與短路保護	P7
3. PWM 比較器與輸出驅動控制級	P10
4. 輸出與 MOS 關係	P15
5. 誤差放大器與回授	P18
五. 系統應用	
1. 升壓的原理	P24
2. 設計規格範例	P26
3. 升壓 DC/DC 應用電路圖例說明	P27
4. 設計說明及公式	P28
5. 實驗數據量測及記錄	P36
6. PCB Layout 參考	P39
7. EVAL BOARD 零件表	P41

This document is property of FARE, Unauthorized copy or modification is prohibited.

本文件著作權屬 FARE 所有, 禁止任何非法拷貝及修改

文件編號: ~

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

一. 前言

FP5139 為 RC 外調固定頻率產生單組 PWM 輸出之電晶體製造積體電路，外部配合簡易之 Boost 拓樸電路架構即可以產生高效率的升壓電源轉換器，內部並產生一參考電壓用以做為誤差放大器與輸出回授的比較電壓外，本身還提供可程式的開機軟啟動及短路保護功能，其基本特性如下：

1. 提供高精確度參考電壓源: 0.5V(+/-2%)
2. Totem Pole 輸出 PWM 信號，用以直接推動 NMOS
3. 寬工作電壓範圍：1.8V~13.5V
4. 寬工作頻率範圍：50KHz~1MHz
5. 欠壓栓鎖功能(UVLO)
6. 最大 PWM Duty Cycle 限制：85%
7. 軟啟動及短路保護功能 (Soft-Start & Short Circuit Protection)
8. 省電功能 (Shutdown Mode)
9. SOP-8L / TSSOP-8L / MSOP-8L 三種封裝型態




圖 1. Boost Regulator Circuits

This document is property of FARE, Unauthorized copy or modification is prohibited.

本文件著作權屬 FARE 所有，禁止任何非法拷貝及修改

文件編號: ~

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

二. 內部方塊圖

1. 方塊功能：

FP5139 由不同特性之電晶體元件所構成，簡單分為下面數個部分：

- i. 輸出驅動級
- ii. 參考電壓源產生
- iii. 軟啟動及短路保護線路
- iv. 誤差放大器
- v. 振盪產生電路及 PWM 比較器




圖 2. FP5139 內部方塊圖

部分各別功能會在”第四章功能說明”再加以描述。



	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

2. 設計限制：

設計限制在於根據 IC 規格書及特性給予使用上的規格限制，其目的在告訴設計者如何能設計在 IC 使用上安全的範圍內，一般設計者對於規格上的盲點可在此得到初步澄清。

- i. 工作電壓：IC 本身有限制最低及最高工作電壓，依規格書描述 UVLO 的臨界電壓為 1.3V 附近，此時內部參考電源(1.25V)尚未穩定，設計上 VCC 工作電壓至少為 1.8V 以上為安全值；高電壓工作下，ICC 電流會上升使 IC 本身功率損耗增加，將不利於高環境溫度使用。
- ii. 工作頻率：IC 本身有工作頻率上限，亦即 IC 振盪電路根據設計者使用的電阻電容值雖可以完成振盪條件，但由於輸出級切換反應不及會造成波形失真，存在實際能被使用的頻率不宜超過 1MHz，而頻率為外接 RC 調整，頻率誤差值及溫度變動值與 RC 本身特性也有關係。
- iii. 因內部固定 PWM 導通周期的最大比例約為工作頻率的 85%，所以根據理論在連續導通模式(CCM)下可轉換的輸出電壓約為輸入的 6.6 倍，超過則可能造成 SCP 動作使 IC 產生栓鎖，設計時必須注意 PWM 的使用最大導通周期(Duty cycle)比例。
- iv. BR/CTL 接腳可應用做 IC 開關使用，而從此腳流出之電流，在規格定義上與控制輸出端驅動級之電流驅動能力有比例關係，根據規格說明在設計上此處對地電阻阻值不宜小於 270Ω(特別是高輸入電壓使用下)。
- v. 短路保護接腳在短路動作後會重置到低電位並栓鎖住，必須重置電源 VCC 過 UVLO 點才能再啓動，亦可利用 BR/CTL 作開關釋放鎖住狀態。

以上，為挑選 **FP5139** 做為 PWM 控制電源設計前需要先做的評估與考量。

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

三. 接腳描述：

Pin Name	Pin No.	Description
FB	1	誤差放大器的負輸入端，用於接在輸出電壓的回授分壓電阻上，並得到參考電壓與輸出電壓的電阻關係式。
SS/ SCP	2	外接電容做軟啓動及短路保護的功能，在電源啓動時爲 SS 功能，由於此時回授信號尚未起來，此作用是讓 PWM 的 Duty Cycle 緩張並避免貯能電感轉能失敗造成升壓動作未完成；當 SS 完成轉壓後此功能轉換爲 SCP，當誤差放大器輸出高於 0.8V 電壓時(表示回授電壓不足)，內部電晶體會關閉原放電路徑，此時內部定電流源會對外接電容充電至 0.8V 臨界電壓後關閉 IC 輸出(Low state)，並重置該腳電位爲 Low。
VCC	3	IC 電源輸入端。
BR/CTL	4	輸出端電流驅動能力的控制腳，一般情況下接一電阻到地，亦可透過電晶體做輸出電源開關控制用。
OUT	5	Totem Pole 輸出，產生定頻之 PWM 波形推動 NMOS 做開關，使貯能元件適當的存放能量。
GND	6	IC 接地端。
OSC	7	外接電阻-電容來決定 IC 內部之振盪頻率，該接腳產生爲一 RC 放電的倒鋸齒波形。
COMP	8	誤差放大器的輸出端，接於 PWM 比較器與 Dead-time 電壓與振盪頻率信號進行比較，該點電壓高於 0.8V 時，短路保護電路會開始動作直到栓鎖完成；另外，內部有電阻分壓與該腳外接對地電容形成誤差放大器之補償回路。

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
	版別	A0		

四. 功能說明與公式計算

1. 振盪頻率：




圖 3. FP5139 Oscillator Waveform

計算方法：

IC 內部有一快充電流路徑使 0.1V 點發生時將外接電容快速充至 0.8V；當波形在 0.8V 時，靠 C 電容貯能對 R 開始放電，電壓會由 0.8V 放至 0.1V，如此循環產生出倒鋸齒的振盪波形出來。

其公式來源為：

$$VL = VH \epsilon^{-\frac{t}{RC}}$$

可將之改寫成：

$$t = RC \ln\left(\frac{VH}{VL}\right) = 2.08 * RC, \text{ 其倒數即為振盪頻率 } F_{osc}。$$

例：

R=3.3KΩ，C=270pF，可求得 Fosc 約為 539.5KHz

註： PWM IC 的振盪信號相當於 IC 心臟處於不停的動作，在 PCB Layout 要注意該信號不要受到地雜訊干擾，若振盪信號不穩定下，輸出級的 PWM 會隨之晃動，會影響系統整體穩定性。

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

2. 軟啓動及短路保護：

這兩項功能，是建立在 IC 內部同一方塊電路中，並共用同一接腳(Pin2)來實現：

軟啓動(Soft-Start)：

在電源剛啓動時，由於輸出端電壓尚未建立，使得回授到誤差放大器的電壓(FB)會小於參考電壓，此時誤差放大器輸出(COMP)會大於 0.8V，這時，若無軟啓動會使 PWM Duty Cycle 直接張放至最大，而 SS/SCP 電容以定電流開始對外接電容充電時會將此一電位送進 IC 的 PWM 比較器，用來限制 PWM 比較器輸出 Duty Cycle 張開的線性變化比例，從而達到軟啓動的效果；在軟啓動完成後，此腳位會被重置到低電位並進入短路保護偵測的狀態。




圖 4. 軟啓動電容充電波形、PWM 輸出及 VOUT 關係圖

軟啓動公式來源為：

$$Q = C * V = I * t$$

其中 C 為 IC pin2 電容，電流 I 與電壓 V 為 IC 規格，而時間 t 為軟啓動作用時間，推導得到軟啓動的計算公式為：

軟啓動時間(計算 PWM Duty cycle 開啓至 50% ，IC 最大為 85%)：

$$t = \frac{C * V}{I} = \frac{C * (V_{th(ss)} - V_{sb})}{I_{source}} = \frac{C * (0.4V - 0.05V)}{1\mu A} = 0.35 * C$$

This document is property of FARE, Unauthorized copy or modification is prohibited.

本文件著作權屬 FARE 所有，禁止任何非法拷貝及修改

文件編號：~

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

註：當電容為 μ 時單位為秒。

舉例：

電容使用 $1\mu\text{F}$ ，則軟啟動至 PWM Duty Cycle 為 50% 時間為 0.35 秒。

短路保護(Short-Circuit Protection)：

當系統完成軟啟動後，IC 會進入短路保護偵測狀態，此時若系統突然短路或重載，誤差放大器輸出(Pin8)被拉至高於 0.8V 以上電位，IC 對 SCP 電容做定電流充電，若該電位(SS/SCP)超過 0.8V 後，PWM 輸出將被關閉至低電位，IC 會進入鎖住模式，而 SS/SCP 腳則會被重置到低電位，解除方式是靠電源 OFF 再 ON 重置或外部 BR/CTL 開關一次均可。




圖 5. 短路保護電容充電波形

同理短路保護公式來源亦為：

$$Q = C * V = I * t$$

其中 C 為 IC Pin2 電容，電流 I 與電壓 V 為 IC 規格，而時間 t 為短路保護作用時間，推導得到短路保護計算公式為：

短路保護時間：

$$t = \frac{C * V}{I} = \frac{C * (V_{th(sc)} - V_{sb})}{I_{source}} = \frac{C * (0.8V - 0.05V)}{1\mu A} = 0.75 * C$$

This document is property of FARE, Unauthorized copy or modification is prohibited.

本文件著作權屬 FARE 所有，禁止任何非法拷貝及修改

文件編號：~

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

註：當電容為 μ 時單位為秒。

舉例：

電容使用 $1 \mu\text{F}$ ，則短路保護動作時間為 0.75 秒。

註：

1. SCP 保護動作雖然固定在時間 t 中完成，但系統過載發生的斜率不同，在愈大的過載電流(特別指短路)，雖然 SCP 時間如期關閉 PWM 輸出，但由於 DC-DC 轉換器中所使用的 NMOS 導通至關閉須對開極電容充電，此時間會遠大於 SCP 保護時間，NMOS 的瞬間耐流能力數值是必須在設計之初考慮進去，否則一旦發生 NMOS 短路燒毀，有可能將電源側直接導入到地，造成系統長期短路使得貯能電感一併燒毀。
2. 在升壓轉換器的系統應用上若發生輸出端短路，就算 IC 輸出 PWM 關閉使 NMOS 被保護，系統輸入端之電源仍會直接經電感及二極體送至輸出端，所以測試時只能作過載(輸入電源限流)測試，否則對二極體及電感都會造成一定的損壞，一般應用上對輸入電源端對策以保險絲是有其必要的。

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
	版別	A0		

3. PWM 比較器與輸出驅動控制級

PWM 比較器：

PWM 比較器輸出的波形在軟啓動完成後主要決定來自 DTC 電壓、誤差放大器補償端輸出電壓及振盪頻率三者的比較關係所產生的結果，並將此輸出經過驅動前級(Output Control Driver)推動至 Totem Pole 輸出 OUT 接腳上，一般性的使用下 DTC 是一固定電壓，PWM Duty Cycle 的變化主要是振盪頻率與誤差放大器補償端輸出(回授)比較的結果。




圖 6. 輸入級與 PWM 比較器關係圖

輸出驅動控制級：

在 **FP5139** 輸出做為 NMOS 或 BJT 的推動級另存在有一控制條件為 BR/CTL 接腳(Pin4)，我們由圖 7 說明 Pin4 在提供接地電阻後所產生的 I_{bias} 電流與 OUT 的驅動關係方便我們後續在描述規格書上圖 8 ~ 圖 9 的曲線。

當 Pin4 接上電阻 R_{BR} 後，可以由 V_{BR} 電壓除上該電阻即可得到 I_{bias} 電流，又該電流的兩倍關係會成為 Q3 及 Q4 的基極驅動電流，此基極驅動電流再乘上 Q3(或 Q4)的飽和電流增益值，就可算出 **FP5139** IC OUT 的流入及流出的電流能力，客戶實際使用下為了簡化設計的麻煩，我們直接用圖 8 及圖 9 的曲線直接對應可得到同於圖 7 的關係。




圖 7. FP5139 驅動控制與輸出級的關係圖




圖 8 ~ 9. BR/CTL 源電流 vs. OUT 源電流關係圖

從圖 8(左圖)是 BR/CTL 的電壓對源電流關係，其關係為一線性電阻特性，例如我們要得到 I_{bias} 為 0.8mA 的電流其 BR/CTL 電壓約在 200mV，則將兩者相除得到的 250Ω 即為 Pin4 腳的接地電阻；再由已求得的 I_{bias} 可從圖 9(右圖)關係推出 IC OUT 的流出電流約在 32mA(流入與流出約略相等)。

這裡可以發現其關係在圖 8 中若接地電阻愈小則輸出源電流愈大；反之，如果該電阻非常大的狀況下，可以發現 BR/CTL 和 OUT 電流均趨近零，我們就可以利用這種方式來控制 **FP5139** 是處於工作狀態或省電狀態，在圖 10 即是一個採用外接電晶體做為 **FP5139** 進入省電模式的控制電路。




圖 10. FP5139 開關控制電路

Control Pin	Q1	BR/CTL Pin	Output Transistor Function	Mode
Low	Off	Open	Disable	Stand-by
High	On	Bias Current	Enable	Operation

表 1. 控制電路關係表

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

波形關係圖：




圖 11. *FP5139* 波形關係圖

從圖 11 波形觀察上說明：Idle period setting voltage(Dead-Time)為 IC 內部固定電位，誤差放大器輸出電位低於該電位時，IC 內部單純以誤差放大器輸出對振盪頻率做比較，其 Duty Cycle 的變化從 0%到 85%，一旦誤差放大器輸出處於高電位時(>0.7V)，其與振盪頻率的比較將被轉至與該電壓；如此，最大的 Duty Cycle 將被限制(見圖 11 前後波形)，而經 PWM 比較器後被反相至 IC 實際輸出腳(OUT)上。

在 COMP 電位被拉高至 SCP 比較器的參考電壓 0.8V 後，SCP 功能會在外接 SS/SCP 電容充電到達 0.8V 後啟動，使 PWM OUT 進入鎖住狀態(Low State)。

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

4. 輸出與 MOS 關係：

NMOS 本身存在有以下特性必須在匹配 **FP5139** 設計之初就被考慮到：

1. 電壓電流規格： $V_{DSS}, V_{GSS}, I_D, I_{DP}, P_D$
2. 導通特性： $V_{TH}, R_{DS(ON)}$
3. 切換時間與內在電容： $C_{iss}, t_r, t_{ON}, t_f, t_{OFF}$
4. Total Gate Charge： Q_g
5. Package

在與 **FP5139** 的匹配上存在較大的影響因素主要在瞬間的切換狀態(與切換時間, Total Gate Charge)及 PWM 導通後的狀態(與導通特性)，而以 IC 輸出可視 MOSFET 為一電容對地負載。因此，除 MOSFET 導通時的 $R_{DS(ON)}$ 要低之外，切換損失也是使 MOSFET 產生多餘熱耗的來源之一，這段 MOSFET 的損失是可以被下面計算式描述：

$$P_Q = V_{DS} * I_{DS} * D \quad (\text{用於估算 } t_{ON}, \text{ 其中 } D \text{ 代表 ON Duty Cycle})$$

或根據 NMOS 的導通阻抗 $R_{DS(ON)}$ 可表示成：

$$P_Q = R_{DS(ON)} * I_{DS}^2 * D$$

驅動級的驅動功率則可由下面公式說明：

$$P_{DRV} = Q_g * V_{GS} * f_s$$

注意此處的 Q_g 為 MOSFET 的 Total Gate Charge 的值。




圖 12. N 通道 MOSFET(NMOS) V_{GS} 與 V_{DS} 時序關係

註: 對 NMOS 而言, 在 V_{GS} 導通時間開始即對 G-S 間電容充電, 此能力與 **IC 流出電流能力有關**, 快速的充電會縮短 $T_d(\text{on})$ 及 T_r 時間; 反之, 要關閉導通中的 NMOS 必須對 C_{iss} 電容放電, 電流愈小其 $T_d(\text{off})$ 時間愈長, **此能力與 IC 的流入電流能力有關**, 而 NMOS 規格中 V_{TH} 電壓上下限差異頗大, 在充 V_{GS} 電壓所產生的切換損失亦有程度上的不同。





圖 13. 輸出 Totem-pole 推動級對 V_{GS} 電壓影響

由於 NMOS 的 G-S 端看到是電容，故 **FP5139** 在推動 NMOS 的驅動能力 (Source/Sink current) 與此電容的大小會對 NMOS 的交換損失影響頗大。

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

5. 誤差放大器與回授：

任何的交換式穩壓器都可以被看成一閉回路系統，其可由數學推導出整個的閉回路轉移函數式如下：

$$f(s) = \frac{C(s)}{R(s)} = \frac{G(s)}{1 + G(s)H(s)}$$

並由理論得知系統若要穩定，下面式子必須成立：

$$1 + G(s)H(s) = 0, \text{ 所以 } G(s)H(s) = -1$$

而 $G(s)$ 與 $H(s)$ 的乘積稱為閉回路轉移函數

我們在本章節最後的目的是要將整體閉回路轉移函數的-1 斜率極值之單位增益交越點(0dB crossover frequency)配合誤差放大器增益與極零點補償方式將穩定的增益(相位)邊界值設計出來。




圖 14. 閉回路系統

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

首先，我們先分析 **FP5139** 的誤差放大器特性，圖 15 是 **FP5139** 誤差放大器開路增益與頻率關係之波德圖，其頻寬段的電壓增益是 42dB，表示其電壓放大率約在 125V/V，而-3dB 角頻率點約在 2MHz，0dB 之頻率 f_T 約在 100MHz




圖 15. **FP5139** 誤差放大器特性圖

在 **FP5139** 誤差放大器的補償輸出本身內部接有補償電阻，故可知其補償特性是在誤差放大器補償輸出端對地採用極點-零點抵消補償法進行補償，圖 16 是內部電路與外部補償電容關係，其波德圖及相位關係如圖 17 所示。




圖 16. *FP5139* 與外接補償電容關係

放大器閉回路增益為：

$$A_v = \frac{V_e}{V_{out}} = \frac{R_2}{R_1 + R_2} \times \left(\frac{500 + \frac{1}{sC_1}}{36K + 500 + \frac{1}{sC_1}} \right) \times A_{vo} = \frac{R_2}{R_1 + R_2} \times \frac{1 + sC_1 \times 500}{1 + sC_1 \times 36500} \times A_{vo}$$

由上式可知其零點及極點頻率為：

$$f_z = \frac{1}{2\pi \times 500 \times C_1} \quad f_{p1} = \frac{1}{2\pi \times 36500 \times C_1}$$

這裡，由誤差放大器決定系統升壓轉換器的輸出電壓公式可表示成：

$$V_{OUT} = \left(1 + \frac{R_1}{R_2} \right) \cdot V_{FB} = \left(1 + \frac{R_1}{R_2} \right) \cdot 0.5V$$

註：在 *FP5139* 的規格書中，Open loop gain (A_{vo}) typical value 為 100V/V (+40dB)

文件名稱		文件編號	
FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
		版別	A0




圖 17. **FP5139** 外接電容與內部電阻形成之波德圖與相位關係圖

在外接補償電容後，根據上面公式分析會得到一個極點($fp1$)和一個零點(fz)，此種補償架構為 TYPE 2 型式，亦是在 fz 到 $fp2$ 段維持平穩的直流增益，並在 fz 開始將相位抬高 90 度。

我們觀察第一個極點 $fp1$ 會非常靠近原點附近，而 fz 到 **FP5139** 本身產生的極點 $fp2$ 間是平滑的直流增益及使誤差放大器沒有相位差，必可知將來交越頻率的補償會落在此區間來避免振盪發生。

後面幾頁，我們會藉由電腦輔助設計說明補償後整個閉迴路的狀況。




圖 18. Boost Converter 控制到輸出的閉迴路各增益關係圖

這裡可以簡單的探討一個升壓轉換器(Boost Converter)的幾個增益：
首先，與 PWM Modulator 有關的是 V_m ，它的增益計算基本上是指 PWM Duty Cycle 由最小到最大的 V_{comp} 振幅變化量，這部分與各家 IC 的規格有關。

將 G_c 包含有整個誤差放大器負回授增益及 R_1 與 R_2 所組成的衰減增益。

取 G_{vd} 為誤差放大器輸出(V_{comp})到 V_{out} 做為轉換器增益，故將三者的 dB 值相加減所得即為此升壓轉換器的控制到輸出的總閉迴路增益。

$$G_{total} = G_{vd} + G_c - V_m$$

現在，利用公式的描述，我們將 G_{total} 的波德圖中增益相位與頻率關係圖表示在圖 19 中，最終在補償上要將 0dB Unity Gain 的相位邊限保有在 50~60 度為佳。




圖 19. G_{total} 閉迴路波德圖

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
	版別	A0		

五. 系統應用

1. 升壓的原理：




圖 20. 升壓電路

圖 20 為升壓的基本拓樸電路，其主要原理是利用 Q 做為開關的過程中，將電源轉換貯存於電感 L 中，並於 Q 關閉後經過 D 做為放能的路徑，其動作情形由圖 21 及圖 22 說明：

圖 21 是 Q 導通的狀況，此時輸入電源透過導通路徑使電感 L 貯能；並在 Q 關閉後讓原先的能量經過 D 釋放到輸出，其公式關係可以表示如下，也說明了輸出輸入的關係基本與 Duty Cycle 有關，而在 Duty cycle < 1 的狀況下，可知輸出是輸入的倍數比關係，此即是升壓原理。




圖 21. Q 導通狀態





圖 22. Q 關閉狀態



$$i_L(t) = \frac{V_{in} \times t}{L} + I_L(0)$$

$$I_L(t_1) = \frac{V_{in} \times DT}{L} + I_L(t_0)$$

$$I_L(t_0 + T) = \frac{(V_{in} - V_{out}) \times (1 - D)T}{L} + I_L(t_1)$$

$$D = 1 - \frac{V_{in}}{V_{out}}$$

$$\frac{V_{out}}{V_{in}} = \frac{1}{1 - D}$$

$$I_{in} = \frac{1}{T} \int_{t_0}^T i_{in}(t) dt = \frac{1}{T} \int_{t_0}^T i_L(t) dt = \frac{I_L(DT) + I_L(0)}{2}$$

$$I_{out} = I_D = \frac{1}{T} \int_{DT}^T i_D(t) dt = \left(\frac{I_L(DT) + I_L(0)}{2} \right) (1 - D)$$

$$i_c(0 \leq t < DT) = -I_{out}$$

$$i_c(DT \leq t < T) = i_L - I_{out}$$

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

2. 設計規格範例：

我們假設被客戶要求設計一如下條件的規格，並一步步去實踐整個設計迴路。

	規格值
輸入電壓	+3.3V _{DC}
輸出電壓	+18V _{DC}
全載轉換效率	82% (200mA 輸出)
負載變動率	100mV
線電壓變動率	100mV
輸出雜訊	50mV _{P-P} (全載輸出)

附記：配合遠翔科技 FP5138/FP5139 EVAL BOARD 使用。

3. 升壓 DC/DC 應用圖例說明：




圖 23. FP5139 Boost Converter 電路圖

圖 23 是一 **FP5139** 與升壓拓樸電路搭配的範例：其中 L1、C4、C7 及 C8 為必要之貯能元件，Q2 與 D1 為開關元件，R2 與 R6 為回授電路以決定輸出電壓值，所剩部分則為配合 **FP5139** 補償調整或控制用的週邊零件，稍後我們會根據前面理論推導來實現整個電路並進行測試。

R5-C6 決定 PWM 振盪頻率

C1 決定補償的 f_{p1} 及 f_z (極點零點頻率)

C5 決定 Soft-Start 及 SCP 時間

R4 提供 **FP5139** 的輸出驅動電流能力

R3 為 NMOS Gate Driver 限流用途電阻

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

4. 設計說明及公式：

在前面我們已說過升壓拓樸電路的動作原理，現在，就可以根據理論先行推導所須採用的貯能元件 L1、C7 和 C4。

這裡，我們先從 L1 電感分析起：

我們可根據第 25 頁的計算公式先算出在不連續導通模式下(DCM)的最小電感，其電感電流波形會如圖 24 所繪：




圖 24.電感電流(DCM)

由公式推導可以得知邊界電感值公式如下：

$$L_B = \frac{RT}{2} (1-D)^2 \cdot D$$

這裡如果工作頻率要設計在 450KHz，表示 T 為 2.2μs

又 $D=1-(+3.3V/+18V)=0.816$ ，假設在 CCM 和 DCM 的邊限負載條件為 60mA，則 $R=+18V/60mA=300\Omega$

可得：

$$L_B = \frac{300 \cdot 2.2\mu}{2} \cdot (1-0.816)^2 \cdot 0.816 = 9.11\mu(H)$$

另外，我們也可以採用下面的公式推導 CCM 下的 L 值：

$$L = \frac{(V_{OUT} - V_{DS(ON)} + V_D)}{I_{OUT} \cdot r \cdot f} (1-D)^2 \cdot D$$

這裡考量是 CCM 的電流從最小到最大能夠滿足最小的電感值即可。

則我們可知較大的負載電流會得到較小的 CCM 電感，我們此處的範例是

文件名稱		文件編號	
FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
		版別	A0

200mA 最大 CCM 電流，r 值可取 0.3~0.5 的數值考慮，而 $V_{DS(ON)}$ 及 V_D 與開關元件規格有關，我們可以用一般規格先代入求出一參考的電感值如下計算：

$$L = \frac{(18 - 0.1 + 0.5)}{0.2 \cdot 0.4 \cdot 450K} \cdot (1 - 0.816)^2 \cdot 0.816 = 14.12\mu(H)$$

所以在 DCM 或 CCM 下的感量，可以根據設計求出其值。

接著，我們先考慮漣波電壓(Ripple voltage)在升壓結構中之特性：




圖 25. 輸出電容之電流電壓圖

在圖 25 中可以發現電容的電流波形基本上是發生在 $(1-D)T$ 的時間內，屬於電感放能，其關係式被推導如下：

$$\Delta V_C = \frac{V_{out} \times DT}{RC}$$

在全載 200mA 下要求 50mVp-p，反求 C8 值為：

$$C_8 = \frac{18 \cdot 0.816 \cdot 2.2\mu}{90 \cdot 50m} = 7.1808\mu(F)$$

在此我們可以得到 C8 的靜態電容值使用大於等於 7.2 μ F 即可。

此處必須同時考量輸出電容的 ESR 值，當我們使用 10 μ H 的電感下可由下面公式計算出電感 L 的漣波電流 ΔI 為：

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

$$\Delta I = \frac{(V_{OUT} - V_{DS(ON)} + V_D)}{L \cdot f} (1 - D) \cdot D = \frac{(18 - 0.1 + 0.5)}{10\mu \cdot 450K} (1 - 0.816) \cdot 0.816 = 0.614(A)$$

若要維持輸出的漣波低於 50mV，則電容 ESR 要小於 0.08Ω。

輸入電容 C7 則是用於系統電源輸入端做平滑作用，可以利用電荷公式進行計算；而它的動作在 Q 導通時與 Q 關閉時不同，在求輸入平均電流約是輸出電流的 1/(1-D)倍，若 I_{out}=200mA 發生在 CCM，則 I_{in}=1.09A。

由 I_{in} 及前面 CCM 推算約略可知 IL(DT)-IL(0)=ΔI=614mA，並發生於 DT 時間，若我們希望輸入電壓受負載變動率不得超過 0.5%，即表示 3.3V 的變動範圍在 3.2835V~3.3165V 以內，利用下面公式計算 C7 的最小值：

$$C7 = \frac{\Delta I \cdot DT}{\Delta V} = \frac{614m \cdot 1.795\mu}{0.033} = 33.4\mu(F)$$

在使用上 C7 必須大於或等於 33.4μF。

升壓應用下由於輸入電流平均值大於輸出，在某種情況下可視為輸入電容的負載變動率；而其 Q 導通周期的負載特性為電感；又隨輕重負載變動時間產生輸入電壓差，其輸入電容的 ESR 有時必須被考慮進去。

討論完 L-C 的基本關係式後，就必須考量開關元件的選擇：

Q2 的 I_D 和 V_{DSS} 規格上很容易看出它在 CCM 下的平均電流是小於 1.09A 但電感 Peak 電流卻會到 1.4A(加上 ΔI/2)，一般設計上我們可以以最大導通周期的 peak 電流選擇 I_D，但注意當選擇以 peak 時其實平均電流規格也要放大考慮。而 NMOS 的 V_{DSS} 大都有 20V 以上，對升壓 18V 系統而言其發生點 BV_{DSS} 仍然安全，前面有提過 Q2 的功率損耗計算方法，但我們在這裡要多描述一個很重要的損耗是交換損失(Switching loss)，因為在 450KHz 的工作狀況下 NMOS 的 ON 及 OFF 時間是處於工作區，如果這段期間過長且功耗也高，實際上會使 NMOS 的溫升過高；另外，由於範例的輸入電壓較低，必須注意 NMOS 的 V_{GS(TH)} 這項規格，以 AP2304 及 AP2306 兩種 NMOS 而言，很明顯 V_{GS(TH)} 較高的 AP2304 就不能用於該系統中，因為過高的 V_{GS(TH)} 電壓會使 NMOS 在低壓根本無法導通。

D1 的選擇較為單純：一般看 I_{D(M)} 對 V_F 的關係及注意逆向電壓(Blocking Voltage)

This document is property of FARE, Unauthorized copy or modification is prohibited.

本文件著作權屬 FARE 所有，禁止任何非法拷貝及修改

文件編號: ~

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

的數據，逆壓一定要高過 V_{OUT} 且建議多一倍為宜，高導通電流的 V_F 值通常較低，考慮效率及承受短路能力下用 I_{OUT} 的 1~2 倍為宜。

這裡，我們選用 AP2306N 及 SCD24 做為 Q2 及 D1。
兩顆零件的導通功率消耗計算公式可如下估算：

$$AP2306: P_{NMOS} = R_{DS(ON)} \times I_{DS}^2 \times D \quad SCD24: P_{SBD} = V_F \times I_F \times (1 - D)$$

討論完與升壓拓樸電路有關的主零件設計及選用後，開始設計 IC 週邊零件：
首先，計算 **FP5139** 轉換輸出電壓公式如下：

$$V_{OUT} = \left(1 + \frac{R2}{R6}\right) \cdot V_{FB} = +18(V) \quad \text{其中 } V_{FB} \text{ 為 IC 內部誤差放大器參考電壓}$$

因 V_{FB} 為 0.5V，想要得到+18V 的輸出電壓，則取決於 R2 與 R6 的比值，在設計上我們考慮負載變動的大小，所以取 R2 為 150K Ω ，R6 為 4.3K Ω ，將上述各值代入公式中得到輸出電壓為：

$$V_{OUT} = \left(1 + \frac{150K}{4.3K}\right) \cdot 0.5 = 17.94(V)$$

要得到精確的輸出電壓除了 IC 的參考電壓需精確外，電阻誤差也請考慮到。
(誤差是相加的!!!)

接著計算 BR/ CTL 的對地電阻值，BR/CTL 電阻阻值決定輸出端電流大小。
NMOS 雖然是電壓驅動元件，但仍要對輸入電容充電，並可由下面關係式求得該 MOS 的最高工作頻率：

$$f_{max} = \frac{gm}{2\pi(C_{GS} + (1 + gmR_L)C_{GD})}$$

其中 C_{GS} 和 C_{GD} 在 NMOS 的規格書上都不會直接標示；必須用下面關係表示：

$$C_{rss} = C_{GD}$$

$$C_{GS} = C_{iss} - C_{GD}$$

根據 AP2306 的 Data Sheet 可知 $C_{iss} = 603pF$ ， $C_{rss} = 111pF$ ；而 gm 為 NMOS Drain 電流變化值與 v_{GS} 相除，而 R_L 是電感串聯電阻(這裡忽略之)，可得：

$$C_{GD} = 111pF, C_{GS} = 603 - 111 = 492pF, gm = 1.09A / 3.0V = 0.363$$

代入

This document is property of FARE, Unauthorized copy or modification is prohibited.

本文件著作權屬 FARE 所有，禁止任何非法拷貝及修改

文件編號: ~

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

$$f_{MAX} = \frac{0.363}{2\pi \cdot (492p + 111p)} = 95.8M(Hz)$$

所以選擇 450KHz 做操作頻率對 AP2306 沒有問題。

但決定 NMOS 的 ON Time 時間與 Total Gate Charge 有關，可表示為：

$$Q_{TOTAL} = \int_0^{t_{ON}} iG(t)dt$$

這裡就 AP2306 的 Qg 是 8.7nC，我們希望在 ON Duty cycle 中 tON 與 tOFF 時間只佔十分之一，則表示在 DT=0.816*2.2μs 下 tON 為 0.18μs 那表示 **FP5139** 要提供的源電流為 I_G=Qg/tON=48(mA)

根據 **FP5139** 的圖 8 及圖 9 曲線圖得知 IBR 約-1.6mA 可以得到 46mA 的源電流，要得到此種驅動能力 R4 電阻約用 90Ω，我們觀察這裡發現 **FP5139** 推不動 AP2306，建議客戶在實際使用下加入外推電路為宜。

FP5139 的振盪頻率由 R5 及 C6 決定，原先計算的頻率都用 450KHz 下去設計，故 R5 用 3.9KΩ，C6 用 270pF (可見規格書中描述頻率與電阻電容的關係)。計算公式如下：

$$F_{osc} = \frac{1}{2.08RC} \quad (\text{受自然對數影響，DTC 的變動對頻率誤差影響頗大})$$

FP5139 內建的軟啟動(Soft-Start)與短路保護(Short Circuit Protection)，由電源啟動(Power On)時 IC SS/SCP 接腳對 C5 電容充電，內部電路比較充電電位控制 PWM 輸出脈波，其時間(ON Duty 到達約 50%的脈波)約為：

$$T_{SOFT-START} \text{ 約為 } 0.35 \times C5[\mu F]$$

所以當 C5 用 0.1μF 時，軟啟動 50% Duty 時間約為 35ms。

短路保護時間約為：

$$T_{SCP} \text{ 約為 } 0.8 \times C5[\mu F]$$

所以當 C5 用 0.1μF 時，短路保護時間約為 80ms。

接下來由於架構雛型已完成，我們可開始設計補償迴路；在計算升壓架構的 Gvd 我們已知電感採用 10μH，假設 PCB Layout 含電感的 DCR 約為 0.3Ω，輸出電容我們採用 22μF/ESR0.07Ω 兩顆並聯使用，輸出入條件已確定，故可利用軟體求得輸出 LC 波德圖(圖 26)。

This document is property of FARE, Unauthorized copy or modification is prohibited.

本文件著作權屬 FARE 所有，禁止任何非法拷貝及修改

文件編號: ~




圖 26. 採用 10 μ H 及 22 μ F*2 並聯的 LC 波德圖

我們並將 LC 波德圖(Gvd 與 Vm)的相關數據說明如下：

LC 的-3dB 角頻率約在 1.32KHz (-2 斜率)

輸出電容 ESR 產生的零點頻率約在 90KHz

0dB 點頻率約在 17.265KHz

RHP 的零點頻率約在 43.3KHz (Gain 會抬高但相位是落後)

Gvd 的啓始增益為 44dB

觀察說明：

RHP 的零點讓 LC 原先-2 斜率的變化在 43KHz 附近變緩，這可以使得未來的交越頻率點拉遠有助於動態響應範圍變大，但 RHP 讓相位更加落後則不利於交越點的相位邊限值，設計上觀察在電壓模式下較低的感值及較小的輸出容值和路徑電阻可以讓補償較為容易些。

文件名稱		文件編號	
FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
版別	A0		




圖 27. FP5139 補償網路波德圖

由於採用的是 Type 2 的補償形式，我們會發現只能利用 C1 來抬高最多 90 度的相位，並儘可能將 C1 加大將 f_z 這個零點往前移動，範例上當我們選用 $0.8\mu\text{F}$ 時，代回去 Page20 的 f_z 公式可得零點頻率約在 400Hz，也可發現圖 27 的確是在 400Hz 附近發生相位往上抬至 1Mhz 內補償電路的相位都不會再產生相位差。

由於 R2 對 R6 的衰減量很大(約-31dB)，但誤差放大器在 f_z 後平緩的 DC Gain 才只有+4.7dB(由 Page 20 公式求得)，故可知 G_c 在 f_z 後的 DC Gain 為-26.25dB，與圖 27 畫出的結果相同。

文件名稱		文件編號	
FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
		版別	A0




圖 28. 閉迴路的波德圖(Gtotal)

將圖 26 與圖 27 合併計算可以得到整體閉迴路的增益與相位對頻率的波德圖，我們由軟體計算可以得到在單位增益(0dB)的相關數據說明如下：

交越頻率點：[2.194KHz](#)

相位邊限：[63 度](#)

根據前面的理論推導整個的升壓轉換器閉迴路系統將會是穩定的。




文件名稱		文件編號	
FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
		版別	A0

5. 實驗數據量測及記錄：

輸出 18V 測量結果

	測試條件	量測值	單位
負載變動率	$V_{IN}=3.3V, I_O=0\sim 200mA$	$\pm 0.1Max$	%
線電壓變動率	$I_O=200mA, V_{IN}=3.3V$	$\pm 0.1Max$	%
輸出漣波	$V_{IN}=3.3V, I_O=200mA$	< 50	mV
轉換效率	$V_{IN}=3.3V, I_O=200mA$	84.5	%



轉換效率



負載變動率


This document is property of FARE, Unauthorized copy or modification is prohibited.

本文件著作權屬 FARE 所有, 禁止任何非法拷貝及修改

文件編號: ~

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

波形描述






文件名稱
**FP5139 架構及
 Boost Converter 應用說明**

文件編號
 PW-AN0013
 版別 A0

波形描述



	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
			版別	A0

6. PCB 佈局參考：




圖 29. Critical Trace 分析圖

在 PCB 佈局我們建議注意以下幾個重點：

1. 儘量縮短各零件的 Critical Trace 的距離。
2. 在兩層以上的大電流路徑請以多數的 vias 來完成層與層之間的連接。
3. PWM IC 的週邊零件請儘量靠近 IC，若有落地要接於 IC 的地端(信號地)。
4. 回授信號的路徑(Vfb)可以的話儘量縮短，如不得已較長時可以以地包圍減少干擾。
5. 將關連性高的零件組織起來放一起，以避免不必要的長路徑出現。
6. PCB 可視為熱耗元件的散熱片，適當的計算或鋪銅可以降低熱阻，但若熱耗元件集中在一起時，也須注意彼此熱傳遞所產生的外熱影響問題。
7. 請注意零件的功損和消散能力，同時注意溫度的變化係數等問題。

	文件名稱		文件編號	
	FP5139 架構及 Boost Converter 應用說明		PW-AN0013	
	版別	A0		




圖 30. EV. Board PCB Silk Screen 參考




圖 31. EV. Board PCB Top Layer 參考

7. EVAL BOARD 零件表：




圖 32. 最終使用電路及零件

Reference	Quantity	Description
C1	1	0.8µF 5% Capacitor
C4	-	Reserved
C5	1	0.1µF Capacitor 6.3V
C6	1	270pF 5% Capacitor
C7	1	470µF 6.3V Capacitor
C8	1	22µF*2 25V MLCC Capacitor
D1	1	SCD24 Schottky-Barrier Diode
IC1	1	FP5139W DC/DC PWM Controller
Q2	1	NMOS AP2306GN
L1	1	10µH, 2.5A Inductor DCR=34mΩ
R2	1	150KΩ 1%
R3	1	0Ω
R4	1	330Ω (Adjustment)
R5	1	3.9KΩ 1%
R6	1	4.3KΩ 1%

FP5139 EVAL Board Bill of Materials